【ARMv7-A】——SWI 和未定义指令异常中断处理程序的返回

处理流程

SWI 和未定义指令异常中断是由当前执行的指令自身产生的，当 SWI 和未定义指令异常中断产生时，程序计数器的 PC 的值还未更新，它指向当前指令后面第 2 条指令（对于 ARM 指令来说，它指向当前指令地址加 8 个字节的位置；对于 Thumb 指令来说，它指向当前指令地址加 4 个字节的位置）。
当 SWI 和未定义指令异常中断发生时，处理器将 PC-4 保存到异常模式下的 LR_mode 寄存器中。这时 LR_mode 中的值即为PC-4 ，即指向当前指令的第一条指令。因此返回操作直接将 LR_mode（指向当前指令的下一条指令） 的值赋给 PC 即可，可以通过下面的指令实现：

MOVS PC, LR   // 注意 S ，指定了 S 意味着同时将SPSR 拷贝到 CPSR

该指令将寄存器 LR 中的值，复制到程序计数器 PC 中，实现程序返回，同时将 SPSR_mode 寄存器内容复制到当前程序计数器 CPSR 中。
当异常中断处理程序中使用了数据栈时，可以通过下面的指令在异常中断处理程序时保存被中断程序的执行现场，在退出异常中断处理程序时恢复被中断程序的执行现场。异常中断处理程序中使用的数据栈由用户提供。

stmdb sp!,