【MMU】——MMU 相关的 CP15 寄存器

最新推荐文章于 2024-11-24 19:24:08 发布
最新推荐文章于 2024-11-24 19:24:08 发布
阅读量266 收藏
点赞数 6
分类专栏： ARM 体系结构与编程 文章标签： MMU CP15 DACR DFSR DFAR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tyustli/article/details/139481518
版权
本文详细介绍了ARM架构中与MMU相关的CP15寄存器，包括C1 System Control Register (SCTLR)、C2 Translation Table Base Control Register (TTBCR)、C3 Domain Access Control Register (DACR)、C5 Data Fault Status Register (DFSR)和C6 Data Fault Address Register (DFAR)。通过读写这些寄存器，可以控制MMU的功能，如启用/禁用MMU、设置地址转换表基址、管理域访问权限以及处理数据故障信息。
摘要由CSDN通过智能技术生成

文章目录

MMU 相关的 CP15 寄存器

寄存器 作用
寄存器 C1 中某些位 用于配置 MMU 中一些操作
寄存器 C2 保存内存中页表的基地址
寄存器 C3 设置域(domain)的访问控制属性
寄存器 C5 内存访问失效状态指示
寄存器 C6 内存访问失效时失效的地址
寄存器 C8 控制与清除 TLB 内容相关的操作
寄存器 C10 控制与锁定 TLB 内容相关的操作

C1（System Control Register）

在这里插入图片描述
当 MRC/MCR 指令中的 CRn=c1，opc1=0，CRm=c0，opc2=0 的时候就表示
此时的 c1 就是 SC

了解本专栏 订阅专栏 解锁全文
【GIC400】——GIC 相关的 CP15 寄存器
tyustli
06-04 119
当 MRC/MCR 指令中的 CRn=c12，opc1=0，CRm=c0，opc2=0 的时候就表示此时 c12 为 VBAR 寄存器，也就是向量表基地址寄存器。设置中断向量表偏移的时候就需要将新的中断向量表基地址写入 VBAR 中，比如在前面的例程中，代码链接的起始地址为0x80000000，而中断向量表肯定要放到最前面，也就是0x80000000这个地址处。当 MRC/MCR 指令中的 CRn=c1，opc1=0，CRm=c0，opc2=0 的时候就表示。本文主要介绍和中断相关的 CP15 寄存器。
【ARMv7-A】——CP15 协处理器
tyustli
06-02 535
这种机制有些类似于 ARM 中的寄存器，当处于不同的处理器模式时某些 ARM 寄存器可能有不同的物理寄存器，比如 SPSR 寄存器，每一种处理器模式下都对应一个独立的物理寄存器（用户模式和系统模式对应同样的物理寄存器，这是一个例外）MRC：将协处理器的寄存器中的数值传送到ARM处理器的寄存器中、如果协处理器不能成功地执行该操作，将产生未定义的指令异常中断(例如在 USER 模式下操作协处理器)。下面的指令将协处理器 CP15 的寄存器 C0 寄存器的数据传送到 ARM 寄存器 R0 中。
ARM协处理器CP15寄存器详解
热门推荐
GameIT
10-27 2万+
用于系统存储管理的协处理器CP15 MCR{cond}     coproc，opcode1，Rd，CRn，CRm，opcode2 MRC {cond}    coproc，opcode1，Rd，CRn，CRm，opcode2 coproc         指令操作的协处理器名.标准名为pn,n,为0~15  opcode1      协处理器的特定操作码. 对于CP15寄存器
浅析ARM协处理器CP15寄存器有关指令：MCR\MRC
weixin_30364147的博客
07-30 261
ref：http://blog.csdn.net/gameit/article/details/13169405 背景： 　　在uboot中，start.s中涉及到了 CP15 的有关操作。查阅有关资料，进行学习。 mrc p15, 0, r0, c1, c0, 0 bic r0, r0, #0x00002000 @ clear bits 13 (--V...
ARM学习：协处理器CP15详解
最新发布
tecoes的博客
11-24 207
系统控制协处理器CP15的作用是提供对内核部分功能的控制。MMU。
CP15 中的寄存器
liuchao1986105的专栏
06-29 2284
 CP15 中的寄存器 C7 用于控制 cache 和写缓冲区。它是一个只写的寄存器，使用 MCR 指令      来写该寄存器，具体格式如下:          MCR P15, 0, , , ,       其中, 中为将写入 C7 中的数据; , 的不同组合决定执行不同的操作:      ------------------------------------------
ARM-CP15寄存器组介绍（开启I/D catch，MMU都需要此寄存器）
朝气蓬勃
12-07 2816
访问CP15寄存器指令的编码格式及语法说明如下： 31  28 27  24 23  21 20 19  16 15  12 11  8 7  5 4 3  0 cond 1 1 1 0 opcode_1 L cr n rd 1 1 1 1 opcode_2 1 crm 说明：：协处理器行为操作码，对于CP15来说，永远为0b000，否则结果未知。：不
ARM CP15寄存器组介绍
12-07
ARM CP15组的介绍，ARM开启I/D catch，MMU只能通过这个寄存器
ARM存储系统中的CP15寄存器与MMU操作
"这篇文档主要介绍了与MMU（Memory Management Unit）操作相关的寄存器，这些寄存器在ARM存储系统中起到关键作用，包括控制位、存储保护和控制等功能。ARM存储系统的设计是为了适应复杂系统的需求，如支持多种类型...
MMU内存管理单元（3）-系统控制协处理器CP15
张勇1234的博客
07-12 703
CP15是用于ARM存储管理的系统控制协处理器，并非CPU核外部件。它属于MMU（存储管理单元的）的一部分，起控制作用。CP15有16个32位寄存器c0-c15。和ARM核类似有些寄存器存在影子寄存器，即名称相同但是在不同模式下表示不同的寄存器。CP15指令中指定特定的标志位来区分这些寄存器。 MCR：把ARM处理器寄存器内容传到CP15寄存器中 MRC：把CP15寄存器内容传到ARM寄存器中 MC
ARM的CP15协处理器的寄存器详解
07-24
ARM的CP15协处理器的寄存器详解,描述的挺详细的
ARM存储器之：协处理器CP15
岁月的专栏
10-11 3075
链接：http://www.eefocus.com/embedded/323216/r0 ARM存储器之：协处理器CP15 ARM存储系统有非常灵活的体系结构，可以适应不同的嵌入式应用系统的需要。ARM存储器系统可以使用简单的平板式地址映射机制（就像一些简单的单片机一样，地址空间的分配方式是固定的，系统中各部分都使用物理地址），也可以使用其他技术提供功能更为强大的存储系统。比如：  l 
（亚嵌）ARM920T的MMU与Cache之CP15协处理器
gooogleman#foxmail.com
01-05 4831
ARM920T的CP15协处理器     ARM920T的MMU和Cache都集成在CP15协处理器中，MMU和Cache的联系非常密切，本节首先从总体上介绍MMU、Cache和CPU核是如何协同工作的，后面两节分别讲解MMU和Cache的细节。三星公司的S3C2410是一种很常见的采用ARM920T的芯片，涉及到具体的芯片时我们以S3C2410为例。     以下是CP15协处理器的寄存
ARM架构 --- MMU与协处理器CP15
weixin_43604927的博客
11-30 822
MMU
【转】内存管理单元MMU介绍~协处理器CP15使用~_Detective_ALong_新浪博客
a412841321的专栏
10-06 263
相应CP15协处理器的寄存器，可从ARM体系结构中得知，但此处用的并不多。 CP15 中的寄存器 C7 用于控制 cache 和写缓冲区。它是一个只写的寄存器，使用 MCR 指令 来写该寄存器，具体格式如下: MCR P15, 0, <Rd>, <c7>, <CRm>, <opcode_2> ...
ARM Cortex-A学习(2)：协处理器CP15详解
主要分享硬件、嵌入式软件部分知识
12-27 3451
C0-C15，每组寄存器都包含多个寄存器。前面看到读写CP15寄存器有很多的参数，我们就可以通过提供不同的控制寄存器编号和操作码，来读取不同寄存器组下的不同寄存器。Functionc0c1c2c3Faultsc5/c6c7c8/c10c9L2 Controlc9c11Interruptsc12Process IDc13c15对于不同的Cortex-A核的不同ARM架构，CP15所包括的寄存器都会有一些区别，所以具体请查阅相关的ARM版本参考手册。下载地址。
ARM协处理器CP15介绍
Leon的博客
01-09 6384
摘要：在基于ARM的嵌入式应用系统中，存储系统的操作通常是由协处理器CP15完成的。CP15包含16个32位的寄存器，其编号为0～15。而访问CP15寄存器的指令主要是MCR和MRC这两个指令。MRC：协处理器寄存器到ARM处理器寄存器的数据传送指令（读出协处理器寄存器）。MCR：ARM处理器寄存器到协处理器寄存器的数据传送指令（写入协处理器寄存器）。
ARM协处理器
程序改变生活
05-07 1382
ARM920T = ARM9 core + MMU + Cache MMU和Cache由CP15的相关寄存器来控制。 一、CP15协处理器   在基于ARM的嵌入式系统中，对存储系统的管理通常是通过设置系统控制协处理器CP15来实现。 1.CP15可以包含16个32位寄存器，其编号由0～15： 其中C1、C7和C9是Cache相关设置； C1、C2、C3、C8和C10是MMU相关设置。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值