- 博客(11)
- 资源 (5)
- 收藏
- 关注
原创 AD9643调试记录
如下图所示是Parallel LVDS模式的时序图,可以看出A通道的数据由时钟(DCO)上升沿同步、B通道的数据由时钟(DCO)下降沿同步,这种方式采集数据比较省心,只需要用时钟上升沿采集A通道的14bits数据、时钟下降沿采集B通道的14bits数据,然后统一用时钟上升沿同步后输出。这两种模式可以通过寄存器0x16的BIT[5]设置,默认为Parallel LVDS模式。Parallel LVDS模式和Multiplexed (Even/Odd) LVDS,Parallel LVDS模式时序。
2024-07-25 15:05:55 151
原创 【开源!】TN256热成像模组+FPGA开发板实现热成像系统
该模块兼有I2C接口配置功能和挡片控制功能,硬件上这两者的信号进行了复用,采用ADR信号进行两种功能的切换。当ADR为高电平时为I2C模式,此时挡片不生效,当ADR为低电平时为挡片模式,此时I2C不生效。该模块根据按键控制模块送来的挡片校正触发信号进行挡片的闭合、维持、打开这几步动作,挡片闭合以后给存图模块发送存图触发信号,接着维持闭合状态250ms以上,最后再把挡片打开,至此完成一次完整的单点校正的挡片控制流程。
2024-07-24 21:00:00 820
原创 TN256红外热成像模组调试记录
由于为了兼容OV5640模组,所以IO数量有限制,硬件设计将快门控制和I2C的3根信号复用,即ADR复用为挡片使能(低有效)、SCL复用为“快门+”使能、SDA复用为“快门-”使能。快门有点类似直流电机,“快门+”电压高于“快门-”则“正转”(快门从开启往关闭状态运转),反之则“反转”(快门从关闭往开启状态运转)。TN256模组的快门是磁吸触发式的,即通电单次时长15ms即可打开或关闭快门,此后若无新的控制脉冲则快门可永久维持当前状态(开关两种状态都不需要持续的能量维持)。
2024-07-21 15:56:58 437
原创 TN256红外热成像模组简介
和OV5640模组一样,TN256模组也是3.3V单电源供电即可工作,并且3.3V和GND的管脚位置也一样,这意味着凡是支持正点原子OV5640模组的FPGA开发板都可以直接使用TN256模组。TN256是一款检测波长为8~14微米的红外热成像模组,像元尺寸为12微米,支持分辨率为256*192,支持最高30Hz帧频,最厉害的地方在于,在这么小的尺寸里还集成了一个微型挡片,可以用于实时校正非均匀性。
2024-07-14 16:50:55 136
原创 SDRAM控制器Modelsim仿真调试记录(QuartusII、Verilog)
使用Modelsim对SDRAM控制器进行仿真,包含SDRAM仿真模型,对于含有SDRAM的设计仿真具有较大的参考意义。
2022-07-02 16:02:01 1461 1
原创 基于Niosii的激光测距程序
资料包含项目介绍硬件平台:DH FPGA开发板、AL53L1X激光测距模块软件平台:Quartusii13.1功能定义利用Niosii实现AL53L1X激光测距模块的I2C接口通信,并获取测距结果,显示到数码管上,单位为mm详细要求基于Qsys搭建Niosii系统; 驱动AL53L1X激光测距模块,并获取测距结果; 将测距结果显示到数码管上,单位为mm。使用说明自动测试距离,实时显示,不需要人工操作。功能效果演示代码分享链接1:https://item.
2020-12-04 20:32:13 267
原创 基于FPGA的指纹识别(使用AS608模块)
项目介绍硬件平台:正点原子新起点FPGA开发板或小脚丫MAX10 FPGA开发板、AS608指纹识别模块软件平台:Quartusii13.1功能定义详细要求key1:添加一个指纹 Key2:删除最近一个指纹 Key3:对比验证指纹,通过则led0亮否则蜂鸣器鸣叫3s Key4:复位调试记录AS608指纹模块开发记录功能效果演示演示视频基于FPGA的指纹识别演示视频(正点原子新起点FPGA开发板+AS608指纹模块)代码分享链接1:https://item..
2020-12-04 20:04:32 3064 6
原创 基于FPGA的直方图均衡算法verilog源码
项目介绍硬件平台:无软件平台:Quartusii18.1+Modelsim-Altera功能定义实现直方图均衡化算法详细要求分辨率最大支持640*480,且分辨率可设置; 输入和输出位宽为8bits(灰度图); Avalon-ST裸流视频接口;使用说明信号 方向 描述 clk input 同步时钟 rst_n input 异步复位,低有效 sink_sop input 标志输入视频流一帧开始,高有效,需要s
2020-12-04 19:55:47 1628
基于FPGA的灰度直方图均衡算法verilog实现
2021-07-12
基于黑金AX301的DDS信号发生器.zip
2021-07-12
基于FPGA的数字密码锁verilog代码
2021-06-02
基于FPGA的2DPSK调制解调verilog工程源码
2020-11-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人