- 博客(3)
- 收藏
- 关注
RSS订阅原创 HDLbits.1
Exams/2013 q2bfsm//A0->A1->B0->B1->B2->C->(D, E->(D,F))module top_module ( input clk, input resetn, // active-low synchronous reset input x, input y, output f,...
2021-08-31 21:45:39
79
原创 HDLBITS
link: https://hdlbits.01xz.net/wiki/Fsm_ps2Fsm ps2module top_module( input clk, input [7:0] in, input reset, // Synchronous reset output done); // //IDLE -> FIRST -> SECODN -> THIRD->IDLE parameter IDLE=0, FIRS...
2021-08-16 14:20:34
251
原创 握手信号-handshake-verilog
handshake电路结构：module sender(input clk1,rst,star,//clk1 = 2 input clk2, //clk2 = 3 input[7:0] idata, output reg[7:0]
2016-11-20 14:45:32
9967
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人