SR latch D latch D filp-flop SR触发器 D触发器 D双稳态多谐震荡器 【数字电路】

最新推荐文章于 2023-03-14 11:17:14 发布
最新推荐文章于 2023-03-14 11:17:14 发布
阅读量1.2w 收藏 67
点赞数 14
分类专栏： Circuit 文章标签： 数字电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cinmyheart/article/details/27696007
版权

 SR  latch D latch D filp-flop





SR Latch



典型的SR 触发器就长上面那样啦


不要以为简单，就把 S R Q Q’ 之间的相对位置关系记错了！


组成的元素很简单——或非门，但是实现的功能却很重要


SR是两个输入端口，Q 和 Q' 是输出端口



不要慌，两个端口，就四种输入情况，一个个分析，就可以了解SR latch是怎么工作的



当 s == 1 , R == 0, 或门，只要是有1 ，或门处理结果就是1。

这里S端口输入的是1，那么Q‘ 得到的是0，这个0反馈到R输入端，由于R的输入端输入的两个都是0，于是Q就是1，这个Q反馈到S输入端


于是我们得到，S == 1 R ==0 ----->>>Q == 1 && Q’ == 0





当 s == 0 , R == 0




这种状态很有意思，始终要记得是或非门，那么此时如果输入0，是对结果“不影响”的，应为就相当于把输出的状态控制权交给了另外一个反馈输入

于是我们得到，S == 0 R ==0 ----->>> Q 和Q‘ ==不变





当 s == 0 , R == 1



此时，由于R输入了1，Q必为0，反馈到S的输入端，0，0，输入到S输入端口，Q‘ == 1

于是我们得到，S == 0 R ==1 ----->>>Q == 0 && Q’ == 1





当 s == 1 , R == 1


此时，由于S R都输入了1，Q和Q‘必为0，反馈到S的输入端，0，0，输入到S R输入端口

于是我们得到，S == 1 R ==1 ----->>> Q == 0 && Q’ == 0




S == 0 R ==0 ----->>> Q 和Q‘ ==不变

S == 1 R ==0 ----->>>Q == 1 && Q’ == 0

S == 0 R ==1 ----->>>Q == 0 && Q’ == 1

S == 1 R ==1----->>> Q == 0 && Q’ == 0

规律看的出来，不解释。。。规律的本质落脚在那个电路的或和非的功能上！




D Latch





用一个非门改进SR触发器,相当于讲SR触发器置于只能工作在　0 1 或者 1 0输入的状态下，这里的效果就是使得输出始终跟随着输入D。

图中，我给出了当D是0 和D是1两种情况的各个引脚端口的电位高低




不能怪我手抖，鼠标写出来的。。。都是扭曲的。。。字体



            实际的D触发器还有个端口，就是CLK时钟信号端口，这个相当于一个使能作用端口，这个端口如果是高电平，那么整个器件正常工作，如果是低电平，保持原来的输出。




可以看到上图中，在CLK 2ns-3ns之间，输出Q是维持不变的，只有在CLK为高电平的时候，Q跟随D的电平，something is interesting, isn't it?




D flip-flop


OK， flip-flop的时间到了





如果clk端口是没有非门，如上图这样，就是上升沿触发，如果有个非门，就是下降沿触发



D触发器和D flip-flop(我实在不想鸟那个又臭又长的中文名字)的对比图，一目了然，有木有！












《自由引导人民》

欧仁·德拉克罗瓦（Eugène Delacroix）为纪念1830年法国七月革命而创作的油画作品



JasonLeaster
关注
  • 14
    点赞
  • 踩
  • 67
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
触发器基础与概述
weixin_45825101的博客
12-29 2069
触发器（flip flop）是具有两种稳定状态的电子电路，可用于存储二进制数据。存储的数据可以通过应用不同输入来更改。触发器和锁存器（latch）是数字电子系统的基本组成部分，广泛应用于计算机、远程通信和许多其他类型的系统。两者均作为数据存储元素来使用。触发器是顺序逻辑中的基本存储元素。但首先，让我们来澄清下锁存器与触发器之间的区别。 触发器与锁存器的比较 锁存器与触发器的基本区别在于门控或时钟设置的机制。 简而言之，触发器采用边沿触发的，而锁存器则采用电平触发。 如需了解触发器与锁存器的全面比较，
芯片验证---硬件基础
nothing_to_know的博客
02-17 1040
一、锁存器（Latch） SR锁存器（基本锁存器）： 由两个或非门或者两个与非门组成，电路结构、图形符号和特性表如下所示。 此时，输出状态（次态）与输入状态、锁存器初态都有关。 电平触发SR触发器（门控SR锁存器）： 当CLK=0时（无效），输出状态（次态）保持不变；只有当CLK=1时（有效），输出状态才随输入、初态的不同而改变，且与SR锁存器的特性一样。 当门控锁存器的控制...
SR锁存器的分析和用法
03-17
由清华大学编的SR锁存器课件，值得一看！！！
【数字电路】时序电路中一些元件的总结
m0_51689298的博客
06-01 1380
时序电路的一些元件1. Latch (锁存器)1.1 SR latch with NOR gates1.2 SR latch with NAND gates1.3 SR latch with control input (with NAND gates)1.4 D latch with control input (with NAND gates)2. Flip-Flop (触发器)2.1 D Type Master-Slave Flip-Flop2.2 JK Type Master-Slave Flip-
AEC-Q100-004D：2012 IC Latch-Up Test（IC锁存测试）- 完整英文电子版（11页）
最新发布
11-10
所有在集成电路（IC）设备上进行的、符合AEC Q100标准的闩锁测试，应符合JEDEC EIA/JESD78规范的最新版本，并有以下澄清和要求（所列章节编号与JEDEC规范相对应）。自本文件的最后一次修订以来，文本的改进和差异显示为下划线区域。
D_latch.zip_actel_actel fpga_d flip flop in fpga_d_latch_d触发器
07-14
周立功 ACTEl FPGA做的一个D触发器程序
FCI推出用于USB+Power连接的Latch-N-Lok系统
11-28
FCI推出用于USB+Power应用的Latch-n-Lock(闩-锁)连接器。Latch-n-Lock是一款用于高速信号和功率应用的屏蔽类latching I/O连接器系统。若与FCI的USB+Power的连接器协同使用，则可为功率管理、零售扫描、工业处理、游戏器件提供牢固、可靠的连接。     　　标准电流。通过采用USB+Power连接器，大多数外设无需另用单独电源，从而节省空间，并消除了导致系统失效的诱因。 　　带Latch-N-Lok的USB+Power连接器可满足USB 2.0的数据传输率要求。板上插座可采用标准过孔安装或板内安装。USB+Power连接器的插座还可与标
Latch和DFF时序逻辑单元的理解？
m0_61003348的博客
03-14 2836
其中一个 NAND 门的输出连接到另一个 NAND 门的输入，而另一个 NAND 门的输出连接到第一个 NAND 门的输入，形成反馈回路。其中一个 NOR 门的输出连接到另一个 NOR 门的输入，而另一个 NOR 门的输出连接到第一个 NOR 门的输入，形成反馈回路。当 S=0，R=0 或 S=1，R=1 时，Latch 保持前一状态。总之，Latch 的工作方式是基于其内部的反馈回路和稳定性原理，它可以实现单比特的数据存储、传输和控制，常用于数字电路、计算机硬件和嵌入式系统等领域。
锁存器（latch），触发器（flip-flop），寄存器（register）
llxxyy507的博客
09-03 3176
锁存器（Latch）：锁存器是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，即当锁存器处于使能状态时，输出才会随着数据输入发生变化。 典型结构：SR-Latch 触发器（Flip-Flop）：触发器是边沿敏感的存储单元，数据存储的动作（状态转换）由某一信号的上升或者下降沿进行同步的（限制存储单元状态转换在一个很短的时间内） 。（...
北航计算机组成原理课程设计-2020秋 PreProject-Logisim-时序逻辑电路
JeremyZhao1998的博客
10-09 7544
北航计算机学院-计算机组成原理课程设计-2020秋，PreProject-Logisim-Logisim组合逻辑电路-时序逻辑电路。 北航计算机学院的计算机组成原理课程设计，是高度实践性的专业课程，一共会有P0~P9九个project，以及进入project之前的预备知识。
闩锁Latch-up及其保护措施-（3PEAK）.pdf
07-26
闩锁[Latch-up]及其保护措施_（3PEAK）.pdf
latch-up闩锁效应.pdf
12-22
LATCH -UP 定义，产生原因，解决方法,天线效应。对芯片模拟设计，IC 版本有较大帮助
Latch-up测试中负电流的影响和防护
10-16
阐述了在Latch-up测试中负电流的产生机理，以及芯片内部寄生双极晶体管对负电流的连锁反应机理，并以模拟电压缓冲器和线性稳压器为例分析了负电流对芯片可能造成的影响，最后提出了一系列在芯片内部可以采取的防护措施。
74LS112 实验 数字电路
热门推荐
Jason Leaster | Rebuilding the tower of babel
05-23 4万+
74LS112                                                                                                                         ——写给74LS112初学者 74LS112是常见的JK触发器 看datasheet是常识，没事别翻什么学校发的实验手册，看d
74LS148 编码器 【数字电路】
Jason Leaster | Rebuilding the tower of babel
05-31 3万+
74LS148 datasheet说的很清楚。 解码输入，并且确保高位优先级顺序，位数越高，优先级越高。把把个输入解码成3个输出。 其实很简单。Don't panic! 注意这个输入输出。        所谓的优先编码，救是看你的输入，只要给定的位进行编码，低于该位不管是什么电平信号都无所谓。这就是所谓的优先         
74LS85 比较器 【数字电路】
Jason Leaster | Rebuilding the tower of babel
06-01 2万+
74LS85 demo: 1110>0111 就这样。。。。于是OAGTB引脚输出高电平点亮LED灯
74LS160 笔记 数电实验
Jason Leaster | Rebuilding the tower of babel
05-23 2万+
74LS160 The LS160A / 161A / 162A / 163A are high-speed 4-bit synchronous counters.  74LS160是4位同步计数器。。。不废话了 74LS160 datasheet            个人感觉，数电其实是模电的衍生学科，两者都是IC
74LS183 加法器 【数字电路】
Jason Leaster | Rebuilding the tower of babel
06-01 1万+
74LS183 搭的一个还有点意思的加法电路，串行进位的 2+6 == 8 大家都懂的哈哈
时钟定时器课程设计multisim电路仿真
Jason Leaster | Rebuilding the tower of babel
12-01 1万+
时钟定时器课程设计multisim电路仿真 都是泪.... 进入正题，先给出整个仿真电路，然后对各个模块进行逐一分析． 下载文件： 信号发生模块，采用555timer的多谐振荡模式 该模式下的特点在电路注释中有说明．
用veriog写一个D触发器
08-13
### 回答1： Verilog是一种高级的硬件描述语言，可以用来实现电路的表示和描述。要写一个D触发器，首先需要定义一个模块，然后使用输入和输出端口来定义模块的接口，最后使用always关键字来描述模块的功能。可以参考下面的示例代码： module D_latch(D,Clk,Q); input D,Clk; output Q; always @(Clk or D) begin if(Clk == 1'b1) Q <= D; end endmodule ### 回答2： Verilog是一种硬件描述语言，可以用于设计和描述数字电路。下面是用Verilog写一个D触发器的代码： module d_flip_flop ( input d, input clk, input reset, output reg q ); always @(posedge clk or posedge reset) begin if (reset) q <= 1'b0; else q <= d; end endmodule 上述代码定义了一个名为d_flip_flop的模块，该模块包含一个输入端口d、一个时钟输入端口clk、一个复位输入端口reset，以及一个输出端口q。在时钟边沿上升沿或复位边沿上升沿时，always块内的代码会执行。 在always块内部，首先检查reset信号是否为1。如果是1，则将输出端口q赋值为0；如果不是1，则将输出端口q赋值为输入端口d。 这样，当reset信号为1时，D触发器的输出q将始终为0，当reset信号为0时，D触发器的输出q将与输入信号d相同，并且在时钟上升沿处更新。 以上就是使用Verilog语言写一个D触发器的代码。 ### 回答3： D触发器是一种数字逻辑器件，可以将输入信号D的状态延迟一段时间后输出。在Verilog中，我们可以通过组合逻辑门和时序逻辑来实现D触发器。 首先，我们需要定义一个模块来表示D触发器。以下是一个用Verilog语言编写的D触发器的简单实现： ```verilog module D_FlipFlop(input D, input clk, output reg Q); always @(posedge clk) Q <= D; endmodule ``` 上面的代码定义了一个名为`D_FlipFlop`的模块，它有三个输入`D`、`clk`和一个输出`Q`。`D`是输入信号，`clk`是时钟信号，`Q`是输出信号，表示延迟了一个时钟周期的`D`信号。 `always @(posedge clk)`表示在时钟信号上升沿处执行以下操作。这里我们将输入信号`D`直接赋值给输出信号`Q`，实现了一个简单的D触发器。 在主代码中，我们可以实例化这个`D_FlipFlop`模块并为输入和输出信号提供具体的值。例如，可以这样使用： ```verilog module Main; reg D; reg clk; wire Q; D_FlipFlop d_ff(.D(D), .clk(clk), .Q(Q)); initial begin clk = 0; forever #10 clk = ~clk; // 时钟周期为20个时间单位 end initial begin D = 0; #30 D = 1; // 延迟30个时间单位 #30 $finish; end endmodule ``` 上面的例子中，主模块`Main`中实例化了一个`D_FlipFlop`模块，并为输入信号`D`和时钟信号`clk`提供了具体的值。`Q`是一个连线。 在初始化块中，我们将时钟信号`clk`起始值设为0，并循环每隔10个时间单位改变一次`clk`的值，模拟时钟的上升沿。 同时，我们将输入信号`D`起始值设为0，然后延迟30个时间单位后将其设为1，模拟了输入信号`D`的变化。 到达`$finish`时，仿真运行结束。 综上，我们可以使用Verilog语言编写一个简单的D触发器，有效地将输入信号延迟一个时钟周期输出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值