芯片产业链系列6-IP核与技术服务

#IP核 #芯片 #技术服务 上篇文章我们已经介绍了芯片产业链的第一个支撑环节EDA软件，本篇文章我们将开启第二个支撑环节技术服务的介绍，需要注意的是技术服务环节与EDA软件紧密相关，主要服务的对象也是芯片设计公司。现在让我们开始了解一下吧。

我们所说的技术服务环节包括IP授权、电路分析、布图分析等。在芯片产业链系列之EDA产业链的文章中我们已经介绍过，早期芯片的集成度有限，设计复杂度不高，可以“手搓”芯片，不需要EDA和IP核等技术服务环节。在那个时期，设计水平不高、能力有限的芯片公司只能设计小规模的简单芯片。设计水平高、能力强的芯片公司才可以设计规模大、功能复杂的芯片，早期的高端芯片基本上也都是由为数不多的大型国际芯片公司把持。

此后随着芯片制程演进与SoC产品趋势，芯片设计复杂度迅速攀升，如何改善芯片的性能、功耗、裸片尺寸、良率等都是IC厂商面临的问题。尤其对初创企业而言，芯片设计所需的投入是个不小的挑战，中小型芯片公司要独立完成一款复杂芯片设计几乎变得不太可能。解决这一难题的思路就是专业化分工，为了更专注于芯片及系统功能的设定和市场的把握，一些IC设计公司将芯片部分设计环节交由企业外包处理，以加速产品上市，抢占先机。设计外包可帮助设计企业更好地利用已有的产业链资源，更有效地发挥企业创新优势，让其有更多的精力专注于产品市场。

由上我们可以看出技术服务环节是芯片产业链专业化分工的延续，之前文章中我们已经介绍过Fabless-Foundry-OSAT是IDM模式的专业化分工结果。技术服务则是芯片设计产业环节进一步拆分出的结果，是面对复杂环境和需求情况下的进一步地专业化分工。

无论从市场规模来看，还是从复杂度而言，IP授权都是技术服务环节最重要的细分行业，因此通常也直接以IP授权指代技术服务，这就是我们比较熟悉的IP核称谓。接下来，我们文章的主要内容也是以IP核为中心作为展开。那么什么是IP核呢？它的发展历程如何？又有哪些分类和特点呢？接下来让我们一一作答。

IP核中的IP(Intellectual Property)是知识产权的英文简称，IP核则是指具有知识产权的集成电路芯片核的总称，是经过反复验证过的、具有特定功能的、可以重复使用的、包含特定核心元素的（指令集、功能描述、代码等）集成电路设计宏模块（逻辑或功能单元），如 AHB、 APB、 以太网、SPI、USB、UART 内核等，主要应用于ASIC或FPGA。通俗来说，IP核就是指芯片中具有独立功能的电路模块的成熟设计，可以简单类比为一个建筑的结构件或者是一个拼图的组成图块。

如下图所示，一个复杂的芯片可以视为由两部分连接构成，其一是由芯片设计者自主设计的电路部分，其二是多个外购的IP核部分。设计公司仅设计芯片中自己有创意的、自主设计的部分(绿色模块)，再外购所需的所有IP核(不同颜色模块)，并把各部分连接起来（橙色线条），然后对整个芯片的功能、性能进行制造前的反复检查和验证，就可以完成一款芯片的设计。

如上所述可以把芯片设计简单类比为一个拼图游戏。复杂的芯片设计过程就像是把绿色图块（自主设计的电路部分）和其他多种颜色图块（外购的不同功能的IP核）拼好完成拼图一样，所不同的是，拼图游戏只要考虑图块的形状，而芯片设计要考量IP核的许多参数和指标，并要把各个IP核和自主设计部分正确连接，保证整个芯片的功能和性能正确无误。

半导体IP很多组件都是标准化的协议和设计——例如AHB、APB等ARM总线协议，以太网、SPI、USB、UART核心等设计。所有这些都可以作为IP核/块独立设计，并且可以授权给多个设计公司并用于不同的设计，即IP核可以自用也可以提供给其他芯片设计公司使用。IP核被其他芯片设计公司采用，行业内称为IP复用。专门设计相对独立电路功能模块，目的是推广给其他芯片设计公司进行复用，这种设计工作称为IP开发。专门从事IP开发的公司称为IP厂商，或者IP提供商。IP厂商把IP销售给芯片设计公司是一种IP交易行为。目前，IP 核已经变成系统设计的基本单元，如 Intel 的 CPU 技术、Nvidia 的 GPU 技术、TI 的 DSP 技术、Motorola 的嵌入式 MCU 技术、Trident 的 Graphics 技术等。下图以ARM的IP设计应用为例，展示了IP模块如何搭建起一个芯片。

我们在上面说到技术服务环节的出现，可以帮助芯片设计企业加速产品上市，抢占先机。IP核的应用尤其如此，具体地，采用 IP 授权方式设计和开发芯片有如下优点：

1、从IC产业构成来看，IP属于关键的底层技术。经过验证的优质IP模块，具有高性能、功耗低、可复用、可规模化、成本适中等特点，可作为独立设计成果被交换、转让和销售。

2、从技术的角度来看，IP是EDA发展和芯片复杂化的结果。使用IP模块可以让芯片设计厂商基于“模块”开发，避免了重复劳动，有利于芯片设计厂商将精力聚焦到提升核心竞争力的研发中。

3、从市场的角度来看，IP是半导体行业分工精细化的结果。在智能终端创新升级加速的阶段，快速的芯片设计并推出产品是抢占市场的重要手段，IP核让研发团队仅须整合预先制作的功能区块，不须进行任何设计或检验作业，即能迅速开发大型的系统单芯片设计。

IP产业的发展历程主要可以分为两个阶段：

1、第一个阶段是20世纪80年代中后期至2010年前后。这一阶段的前期，随着Fabless-Foundry商业模式的出现，涌现了大批中小微Fabless公司。为满足小公司设计大芯片的需求，人们采取了重复使用预先设计好的成熟构件来搭建更复杂系统的思路。利用这一思路有三个好处，一是省掉了对构件内部问题的考虑，使得芯片设计化繁为简；二是通过重复使用构件，减少了重复劳动，节省了时间；三是提高了整个复杂系统搭建的成功率。在这一思路下IP核开发和IP复用应运而生，此后其随着PC兴盛、移动终端的发展而逐步发展。这一阶段的标志事件就是ARM公司的建立和发展。

2、第二个阶段则是自2010年开始的、以智能终端为驱动力的高速发展阶段，此时EDA厂商Synopsys、Cadence的IP业务也进入了高速发展期。

知往鉴今，纵观IP产业发展可以发现IP产业的驱动力来自于下游领域的需求增长以及IP供应商供给能力的增强。可以想见，未来随着5G+物联网+AI场景下对芯片用量和品类需求的持续增长，以及IP供应商研发实力的持续增强，IP产业也将迎来第三次腾飞。

与半导体其他行业相似，根据不同的分类方法，可以把IP产业细分为不同种类。常见的分类方法有根据功能和电路实现方式、根据产品类型等两种。下面我们将对这它们分别进行介绍。

1、根据交付方式分类，IP核模块有行为（Behavior）、结构（Structure）和物理（Physical）三级不同程度的设计，分别对应三类IP核的交付方式，即由硬件描述语言设计的软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。

（1）IP软核：软核是最原始、应用最广泛的IP，是用硬件描述语言(HDL)设计的独立功能的电路模块。从芯片设计程度来看，它是独立于制造工艺的寄存器传输级（RTL）代码，经过行为级（behavioral）的功能验证（functional verification）和优化，通常是以HDL文本形式提交给用户。所以它不包含任何物理实现信息，与制造工艺无关。用户购买IP软核后，可以综合出正确的门级电路网表，以进行后续的结构设计，具有很大的灵活性。借助于EDA综合工具，也可以很容易与其它IP软核，以及自主设计的电路部分合成一体，并根据各种不同半导体工艺，设计成具有不同性能的芯片。如果将IP核比作“芯片图纸”，则软核相当于楼房的设计图纸，包括设计理念、单元分布、电梯分布、房间大小等，但不涉及建筑材料等。

（2）IP硬核：硬核是通过系统设计验证、物理版图设计验证和工艺制造获得的半成品或者产品，主要以偏后期的版图形式存在，硬核提供设计的最终阶段产品即掩膜。以建筑设计类比，硬核相当于大楼施工图，可详细到管线排布、楼梯和墙壁的材料、尺寸等参数，只要按图施工，就一定能成功，但可能存在特定场景实用性的问题。

（3）IP固核：固核设计程度介于IP软核和IP硬核之间，它除了完成IP软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。固核只对描述功能中一些比较关键的路径进行预先的布局布线，而其他部分仍然可以任由编译器进行相关优化处理。固核通常以逻辑门级网表（gate-level netlist）的形式提交给用户。同样以建筑设计类比，固核相当于楼房的渲染效果图，可见楼房建成后的效果，包括墙壁颜色、厚度等细节，但固核依然不能保证设计商能建设出合格的楼房。

结合我们在《芯片产业链之芯片设计》文章中的介绍可以发现，软核、固核、硬核是电路功能模块设计在不同设计阶段的产物，如下图所示，不同类型的IP核是在不同的设计阶段中加入到整个芯片设计流程中的。

通过我们以建筑设计的类比也可以看出，软核、固核、硬核三种方式的设计完成度由低到高，对设计商的要求由高到低，设计商的发挥空间也由高到低，用户可以根据自己的实际需要来选择。以下是三种IP核的优缺点简要总结。

（1）IP软核：存在形式为HDL语言源代码。由于源代码与制造工艺无关，在功能一级可以重新配置，灵活选择目标制造工艺。因此软核具有灵活性高、可移植性强、允许用户自配置等优点。其缺点则是可预测性较差，在后续设计中有发生错误的可能性，存在一定的设计风险，且IP软核的知识产权保护难度较大。

（2）IP固核：存在形式为网表。由于是软核与硬核的折中，其灵活性和成功率也介于IP软核和IP硬核之间。固核多由设计客户完成最终布线设计，因此核的端口位置、核的形状和大小都可以调整，比硬核更具有灵活度。与软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP核的主流形式之一。

（3）IP硬核：存在形式为版图。其最大优点是确保性能，如速度、功耗等达到预期效果，此外由于不需要提供RTL文件，知识产权保护最为方便。然而，由于与成套工艺的绑定 ，硬核没有应用灵活度，难以转移到新的工艺或者集成到新的结构中去。工艺升级后相应的硬核需要重新验证、重新进行物理设计。硬核不许修改的特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。

2、根据产品类型可以分为处理器IP、接口IP、其他物理IP（射频IP、数模混合IP和存储器编译IP等）和其他数字IP（基础设施IP、其他IP）等，这里采用的是IPnest的分类口径，本文我们将在这个分类口径的基础上，扩充一些细节内容。在此之前我们需要明确一下常见的概念：首先数字IP是指基于数字电路设计的IP，如逻辑门、计数器、FIFO缓冲区等；基础设施IP是指用于构建系统或子系统的IP，主要关注于数字芯片设计中的核心功能，例如时钟管理、存储器控制器、总线协议等；物理IP则更多地关注于物理层面的实现，例如时钟生成器、数据转换器、功率管理IP等；接口IP指用于与外部设备进行通信的IP，例如以太网MAC、USB控制器、HDMI控制器等。

在此需要注意的是，处理器IP和基础设施IP都属于数字IP，接口IP也是物理IP的一种。IPnest口径下之所以将处理器IP和接口IP直接划分出来可能是处于市场规模的考虑，处理器IP和接口IP是IP市场中份额最大的两种类型，2020年分别占比51.1%和23.3%。此外，在芯片设计中，这些IP通常会被组合在一起以构建完整的系统。例如，一个处理器IP可能需要连接到一个接口IP来与其他设备进行通信，同时还需要使用基础设施IP提供的总线和存储器控制器等功能，最终实现物理IP的布局和制造。因此，这些IP之间存在着协同工作的关系，以实现整个芯片的功能。

（1）处理器IP：半导体IP中市场规模最大的子类，可分为CPU IP、GPU IP、NPU IP、VPU IP、DSP IP 以及 ISP IP 六类。市场主要集中于价值量高且用量大的CPU、GPU，其中CPU IP市场规模最大，同时也具有极高的技术门槛与生态门槛，但处理器IP市场份额呈现下降的态势。当前CPU IP市场基本由ARM占据，目前国内国芯科技专注于嵌入式CPU IP研发。LoongArch与RISC-V是国产CPU完全自主可控的最重要指令集架构。其余处理器IP为专用型处理器IP，GPU IP市场中Imagination具有较高市场份额，其余海外主要玩家仍为 ARM、Cadence 与 Synopsys 三家，国内如芯原股份、寒武纪等公司对NPU IP、ISP IP、DSP IP等有所覆盖。

（2）接口IP：又包括有线接口IP与无线接口IP，为第二和增速最快的细分赛道。接口IP中主要为有线接口IP，有线接口IP包括USB IP、 PCIe IP、DDR IP、SATA IP、D2D IP等，其中应用较多的为USB、DDR、PCIe、MIPI及以太网IP。无线接口IP主要包括蓝牙、Zigbee、Thread IP等。从应用领域看，需求量最大的主要是消费类电子，而数据中心和智能汽车是接口IP两个最大的增量市场。从接口类型看，需求排名前三的分别为DDR、PCIe、Ethernet Serdes&D2D。Synopsy、Cadence和Alphawave IP为主要玩家，国内如华大九天、芯原股份、芯动科技也有布局。

（3）其他物理IP：除接口IP外的物理IP，主要包括射频IP、数模混合IP和存储器编译器等。其中的存储IP作为ASIC和SoC设计中的必备组成成分，由于其先进工艺节点的存储器编译器技术具有极高的专业壁垒，导致该市场在全球都一直处于高度垄断的状态。国际上仅Arm、Synopsys、M31、Faradya等能提供完整的存储器IP，国内方案有锐成芯微、腾芯微等。

（4）其他数字IP：主要为基础设施IP和其他IP，其他IP又包括安全 IP（主要包括信任根、内容保护、加密，以及可集成到 SoC 的安全协议加速器）、SoC架构IP（用于SoC集成，包括宽带通信、多媒体和嵌入式数据采集等）。

除了以上两种分类方法，还可以从不同的角度对IP进行分类，如根据授权方式可分为开放式IP核和封闭式IP核，根据应用场景可分为通用IP核和定制IP核等，在此不再赘述。按照惯例，我们将技术服务的分类总结为如下思维导图：

至此，我们已经将芯片产业链非常关键的两个支撑环节进行了详细梳理，这两个支撑环节都具有更接近软件的特点。接下来我们将陆续介绍具有更接近硬件特点的两个关键支撑环节-半导体设备与半导体材料，让我们下次再见吧。