1 CDC笔记整理
不管有多少个时钟域,完备的流程应该包含CDC检查,尤其有多个时钟域时,即使所有的时钟都来自于一个时钟源。CDC检查不仅检查跨时钟的信号是否满足setup和hold的时序要求,同时也检查时序约束的完备性(包括是否有漏掉的约束、错误的约束)。这个工具的作用是检查出不符合时序约束的设计,而工作的重点是根据检查报告确认设计无问题,关键点在理解时序的setup和hold。
spyglass进行CDC检查网上已经有很多详细的介绍了,下面把参考的链接贴出来,方便后续查阅。
Spyglass之CDC检查(1)_spyglass cdc-CSDN博客
Spyglass之CDC检查(2)_cdc检查clocked到unclocked-CSDN博客
Spyglass之CDC检查(3)_spyglass cdc检查报时钟没有约束-CSDN博客
Spyglass之CDC检查(4)_spyglass cdc verify struct-CSDN博客
芯片资深IC设计工程师面经系列(三)CDC分析_cdc芯片-CSDN博客
2 RDC笔记整理
在芯片设计中,时钟和复位贯穿芯片的全部,是芯片的关键部分,如果时钟或者复位出现问题,便会导致芯片性能不稳定,甚至整颗芯片不能用,因此对设计的时钟复位进行检查是什么必要的。之前记录了关于时钟的检查(CDC),这次记录关于复位信号的检查(RDC)。RDC和CDC一样,是完整流程中必不可少的一环。