u012780083的博客

相比较gen3；PCIe 4.0速度的升级算是例行公事，除此之外，PCIe 4.0在其他方面带来了哪些惊喜呢？我们按照spec的顺序，挑选重要的，进行一一揭晓！(以下内容均是基于PCIe 3.0作为对比)

（End of Data Stream 标记符号）。

注：推荐大家查看英文原版，笔者大部分内容也为翻译；

PAD：见传输图，两种用途：1）意思是在一个包结束时，另一个包开始时，除了STP/ENDlane上会出现pad码。tx和rx时钟异步；每条lane上的TS包都是串行的，所以一个完整的TS集会出现在所有lane上。1. 在data中嵌入时钟：确保数据流中有足够的边沿，用于rx端时钟的恢复。每次编码时，8b/10b 编码器会查看当前 CRD 值，并选择一个合适的 10b 码（正或负），以保持电平平衡；1. S IP中K码的解码是在controller中处理的，如rdlh中提出SDP包用于分离DLLP相关内容。

pcie协议复位共有4中情况；cold reset；warm reset；hot reset；

初版方案不需要软件参与，只是为了验证flash启动。当前已完成。使用jtag 通过vivaod harwaremanager去将fpga bit流文件加载到demo板flash中。具体操作：# 设置电源参考，1.8v为GND，3.3v为VCCroperty CFGBVS GND [current_design]set_property CONFIG_VOLTAGE 1.8 [current_design]# 设置spi模式，x1，x2,x4set_property CONFIG_MODE SPIx4 [cu

关于pcie dllp FC内容：源地址：PCIe（三）—— PCIe协议栈，事务层和数据链路层 | Soul Orbit除了传输TLP数据包之外，数据链路层还需要很多专门用于控制的数据包，比如上面提到的Ack和Nak，这些数据包叫做DLLP（Data Link Layer Packet）。其格式如下：注：所有的DLLP包均为固定长度的64b；8Byte。在128/130b编码下SDP内容为：0xf0ac, verdi波形显示的字符为rmlh_data[15:0] 低16bit内容（大小端的影响）；且该DL

verilgo parameter可以用于组合逻辑判断语句：eg：input A，output BA:0;endmodule或：B = A；elseB=0;

具体内容可参考下文。：pcie空间中以DVSEC capability进行实现，实现相关的cxl寄存器。DVSEC：pcie定义的一种vendor extend capability。在pcie空间中基地址偏移0x700+.上图定义pcie定义的cxl device相关dvsec示意图。cxl device 在host向device空间映射时最多可以映射两块device physical address。vendor-specific header1为1E98h。

vscode FileNotFoundError: [Errno 2] No such file or directory:

【代码】python比较两个csv文件，并打印出不同的行号，列号，数据。

【代码】python将数据文件分离并输出新的文件。

【代码】python对csv文件取特定列生成新csv文件。

文章目录DC文件转换.lib

xilinx bram

xilinx axi_iic仿真

openocd fpga jtag

使用vcs+verdi问题较少；使用vlogan+vcs+verdi三步编译：vlogan:vlogan -V -sverilgo -ignore unique_checks +libext+.sv+.vp+.vlib+.svh -l ./vlogan_compile.log -no_error MPD -timescale=1ns/1ps -full64 +v2k -kdb -lca $(youself_filelist)vcs:vcs -licqueue -ignore unique

Assume that a one-hot code is used with the state assignmenty[5:0]= 000001(A), 000010(B), 000100(C), 001000(D), 010000(E), 100000(F)Write a logic expression for the signalY1, which is the input of state flip-flopy[1].Write a logic expression for th...

In many (older) serial communications protocols, each data byte is sent along with a start bit and a stop bit, to help the receiver delimit bytes from the stream of bits. One common scheme is to use one start bit (0), 8 data bits, and 1 stop bit (1). The l