PCIe学习笔记（13）--- Prefetchable and Non-Prefetchable Memory

最新推荐文章于 2024-05-21 16:05:44 发布
最新推荐文章于 2024-05-21 16:05:44 发布
阅读量9.9k 收藏 13
点赞数 5
分类专栏： PCI-Express
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013140088/article/details/64444137
版权

MMIO(memory mapped IO)

分为两种类型

一，PREFETCHABLE

二，NON-PREFETCHABLE


PREFETCHABLE MMIO有以下特点：

一，读没有副作用

二，多笔写事务可以合并为一笔


PREFETCHABLE读，可以允许提前CACHE一些数据

某些寄存器类型的MMIO，不适合作为PREFETCHABLE，因为读有副作用，如状态寄存器，读之后，就自动清的



笃行笔记
关注
  • 5
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【PCIe】6: PCIe prefetchable和nonprefetchable
smartvxworks的博客
06-27 1277
prefetchable可预取指的是CPU可缓存它的内容并且对它做所有类型的优化；可预取性内存是指存储器空间的可预取能力。例如如果读操作没有副作用（即如同从 RAM 中读数据一样不会破坏数据），则称存储器空间可预取。nonprefetchable非预取的内存就像PCIe Agent的寄存器空间映射到CPU内存空间，当读写这些寄存器时，会导致寄存器状态发生改变(例如设备的中断状态寄存器只要一读取，便自动清零)，那么CPU就不可缓存这些内存空间；
PCIe学习问题汇总（争取解决掉之后整理成博客输出）
sinat_38294441的博客
07-14 278
记录PCIe学习中的疑问，督促自己深入学习
【精讲】PCIe基础篇——Non-Prefetchable & Prefetchable MMIO
咸鱼弟的博客
08-08 6313
MMIO 有两种， Non-Prefetchable MMIO：非预取内存空间 Prefetchable MMIO ：可预取内存空间 Prefetchable MMIO：将MMIO的一个区域设置为可预取的，允许CPU提前获取该区域中的数据，以预测请求者在不久的将来可能需要比实际请求更多的数据。对数据进行这种小规模缓存是安全的，因为读取数据不会改变目标设备上的任何状态信息。也就是说，读取位置的行为没有副作用。例如，如果请求者请求从一个地址读取128个字节，则Completer可能也会预取下一个...
PCIe学习笔记3：PCIe配置——PCIe拓扑与配置地址空间
最新发布
membre_non的博客
05-21 1845
PCI Express（PCIe）学习笔记
PCIE的prefetchable和nonprefetchable的理解
redseazhaojianertao的博客
10-25 9341
在PCI设备驱动开发过程中，处理板载I/O和内存空间时，常常会遇到prefetchable和nonprefetchable两词，直译为可预取和不可预取。但是两者具体究竟是什么含义呢？在LDD3, Chapter 12: PCI Drivers一章找到了不错的解释，姑且一边翻译一边解读如下（原文：LDD3影印版p316，Accessing the I/O and Memory Spaces 下面一段...
pci memory-map region的prefetchable 和 nonprefetchable
yjzl1911的专栏
06-18 9888
<br />在PCI设备驱动开发过程中，处理板载I/O和内存空间时，常常会遇到prefetchable和nonprefetchable两词，直译为可预取和不可预取。但是两者具体究竟是什么含义呢？在LDD3, Chapter 12: PCI Drivers一章找到了不错的解释，姑且一边翻译一边解读如下（原文：LDD3影印版p316，Accessing the I/O and Memory Spaces 下面一段）：PCI设备会实现多至六个I/O地址区间（region）。每个区间由内存或I/O地址组成。大部分设
PCIe扫盲——PCIe总线体系结构入门
kunkliu的博客
06-29 4664
转载地址：http://blog.chinaaet.com/justlxy/p/5100053246 和很多的串行传输协议一样，一个完整的PCIe体系结构包括应用层、事务层（Transaction Layer）、数据链路层（Data Link Layer）和物理层（Physical Layer）。其中，应用层并不是PCIe Spec所规定的内容，完全由用户根据自己的需求进行设计，另外三层都是PC...
memory prefetch浅析
weixin_34245082的博客
03-24 288
最近在用vtune分析程序性能瓶颈时发现一些内存访问的地方竟然成了cpu热点。经过仔细分析，发现这些热点主要是对大数组非连续位置的访问的引起的，比较消耗cpu的原因应该是cache不命中。因为像这样局部性很差的内存访问逻辑，对cache是很不友好的。于是想到了prefetch…… x86（以及其他很多体系结构的CPU）提供了prefetch系列指令...
PCIe扫盲——Base & Limit寄存器详解
kunkliu的博客
07-01 2782
转载地址：http://blog.chinaaet.com/justlxy/p/5100053321 上一篇文章介绍了Type0型配置空间Header中的BAR的作用和用法，但是PCIe中的桥设备（Switch和Root中的P2P）又是如何判断某一请求（Request）是否属于自己或者自己的分支下的设备的呢？这实际上是通过Type1型配置空间Header中的Base和Limit寄存器来实现的，这...
PCIe学习笔记之pcie结构和配置空间
kunkliu的博客
09-25 8294
PCIe概述 PCI Express，是计算机总线PCI的一种，它沿用现有的PCI编程概念及通信标准，但建基于更快的串行通信系统。 PCIE总线使用的是高速差分总线，并采用端到端的连接方式， 现在的高速总线基本上都是串行总线，这样可以使用更高的时钟频率。 当前pcie协议支持到5.0版本，不同PCIe版本对应的传输速率如下： P...
PCIe学习笔记（二）-------2.2 PCI Header（BAR大小、MEM与IO范围、总线号）
llxxyy507的博客
03-26 8239
目录 1，PCI Header 2，BAR（Base Address Register） 2.1，BAR的属性 2.1.1，MEM BAR 2.1.2，IO BAR 2.2，BAR的大小 3，MEM地址与IO地址范围 3.1，prefetchable memory range 3.2，non-prefetchable memory range 3.3，IO Range 4，总线号 1，PCI Header PCIe配置空间中前64 Byte为PCI Header，分为Type0 .
PCI Express架构概述
智小星的博客
06-08 1893
PCIe（Peripheral Component Interconnect Express）是一种用于连接计算机内部硬件设备的高速串行总线。它是在PCI（Peripheral Component Interconnect）总线的基础上发展而来的。PCI总线是在1992年由Intel推出的，以取代ISA（Industry Standard Architecture）总线。PCI总线使用并行传输，速度相对较慢，最高只能达到133MB/s。为了满足高速数据传输的需求，PCIe总线于2003年问世。
PCIE总线理解笔记
qq_42254853的博客
10-24 2万+
基本介绍 PCI的EP和RC分别对应从模式和主模式，普通的PCI RC主模式可以用于连接PCI-E以太网芯片或PCI-E的硬盘等外设。RC模式使用外设一般都有LINUX 驱动程序，安装好驱动基本都能正常使用。但是对于SOC芯片本身能做EP有能做RC 两者如何互相通信可能就需要对PCIE的使用和基本原理有所了解才能较好的使用。 先了解几个定义： TLP TLP（Transaction Layer Packet）据包的描述被定义为事务层数据包 (TLP)，它与 ​​PCIe 的最上层有关。数据链路层负责
PCIe总线-配置空间介绍（三）
非专业业余程序员
04-21 1679
配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。
【PCIe小知识】详细解读PCI的配置空间Header
itnan110的博客
12-19 2776
值得注意的是，该寄存器由系统软件设置，但是在PCI设备的运行过程中，只有其硬件逻辑才会使用该寄存器，比如PCI设备的硬件逻辑需要得知处理器系统Cache行的大小，才能进行存储器写并无效总线事务，单行读和多行读总线事务。该寄存器的含义与PCI Agent配置空间的Status寄存器的含义相近，PCI桥的Secondary Status寄存器记录Secondary Bus的状态，而不是PCI桥作为PCI设备时使用的状态。值得注意的是，处理器使用存储器域的地址，而BAR寄存器存放PCI总线域的地址。
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 3599
详述PCIE物理层LTSSM各个状态
【70】NTB的地址映射和地址转换
linjiasen的博客
12-03 2854
NTB有两个重要的应用 （1）PCI于隔离，即可以隔离出两个或者多个PCI系统 （2）实现地址翻译。 这篇文章注重说一下地址翻译，关于NTB一些介绍和应用见： https://blog.csdn.net/linjiasen/article/details/104532342 https://mp.weixin.qq.com/s/0Ais2S-GnFfsWRnoWhjRzw https://mp.weixin.qq.com/s/-AAxGslLt0nZkVCn3KWI7Q https://mp.weixin.
【精讲】PCIe基础篇——BAR配置过程
咸鱼弟的博客
08-07 1万+
BAR基础介绍请参考【博文连载】PCIe基础篇——BAR(Base Address Register)详解 本节讲解BAR的填充过程。 实例一： 请求一个4KB，non-prefetchable memory address space(NP-MMIO)过程一般需要系统软件（BIOS/OS）操作下图1的三步。 表1 Results of Reading the BAR after Writing All Is To It 图132-Bit Non-Prefetchable Me...
PCI与PCIe学习一——硬件篇
热门推荐
咸鱼弟的博客
06-27 8万+
文章转载自：点击打开链接 最近在学习驱动开发过程中涉及到PCI相关知识，在网上看了很多文章，良莠不齐，我总结一下比较好的文章分享给大家，那就从源头开始说起。PCI总线和设备树是X86硬件体系内很重要的组成部分，几乎所有的外围硬件都以这样或那样的形式连接到PCI设备树上。虽然Intel为了方便各种IP的接入而提出IOSF总线，但是其主体接口(primary interface)...
pcie prefetchable
09-18
PCIe预取（Prefetchable）是指PCI Express（PCIe）规范中的一种特性，用于改善设备之间的数据传输效率。 在PCIe架构中，设备之间的数据传输通过数据包进行。而预取（Prefetch）则是一种数据预取技术，通过预先将数据加载到缓存中，可以减少数据传输的延迟时间。 PCIe中的可预取（Prefetchable）属性表示设备可以支持预取技术，即能够主动将数据从系统内存预先加载到自己的缓存中，以便使用时可以更快地访问数据。这样就可以减少对系统内存的频繁读写操作，提高数据传输的效率。 对于支持可预取属性的设备，操作系统在驱动程序中可以通过相关控制寄存器进行设置，包括设定缓存大小、启用或禁用预取功能等。这样可以根据实际需求进行配置，以实现最佳的性能优化。 总之，PCIe预取（Prefetchable）是一种在PCIe规范中定义的特性，通过预先加载数据到设备的缓存中，可以提高数据传输的效率，减少延迟时间，提升系统性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值