PCIe学习笔记（14）--- BARs & Base & Limit

最新推荐文章于 2024-07-23 13:44:49 发布
最新推荐文章于 2024-07-23 13:44:49 发布
阅读量3.8k 收藏 3
点赞数
分类专栏： PCI-Express
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013140088/article/details/64444686
版权

BAR

Base address register

用来申请内存范围，访问类型（P-MMIO, NP-MMIO, IO）， 宽度（32/64 BITS）

以及系统分配的首地址


Base & Limit

PCIe EP（TYPE 0 HEADER）没有这两个寄存器

RC, SWITCH (TYPE 1 HEADER)包含这两个寄存器

用作设定RC/SWITCH SECONDARY BUS（DOWNSTREAM）的地址范围，从而判断是否将PRIMARY BUS ( UPSTREAM )上的请求往下传


PCIE是POINT TO POINT的，不像PCI，是SHARED-BUS，总线上的数据，是被所有EP DEV看到的。

这一点与USB2.0比较类似，是广播方式的（BROADCASTING）

USB3.0也修改了广播方式，变成了ROUTING方式


OS(ORDERED SET) 与DLLP是在一个LINK之间交互的

TLP可能会在多条LINK之间交互


有三组，分别对应NP-MMIO, P-MMIO, IO

P-MMIO & NP-MMIO

BASE的低20位，总是0.

LIMITS的低20位，总是1.

所以，最小的范围是1MB


IO

BASE的低12位，总是0

LIMITS的低12位，总是1

所以，最小的范围是4KB



无效的范围：

如果BASE > LIMIT,则表示一个无效的范围






笃行笔记
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
pcie 配置空间 基地址寄存器（BAR）详解
老鹰不捉小鸡
08-11 1万+
基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示： 其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，通常1~3个BAR比较常见。 主要注意的是，如果某个设备的BAR没有被全部使用，则对应的BAR应被硬件全被设置为0，并且告知软件这些BAR是不可以操作的。对于被使用的BAR来说，其部分低比特位是不可以被软件操作的，只有其
PCIe配置空间：Base 和 Limit 寄存器
程序员仓库
08-04 3333
1. 基础知识 当 PCIe Function 的 BAR（Base Address Register）被 RC 进行配置之后，它就知道了自己被分配的地址段是多少。当 PCIe Function 收到一个 TLP 之后，会将该 TLP 访问的地址与自己的 BAR 中配置的地址段进行匹配，如果能匹配上，则进行处理。 对于 RC 或者 Switch，必须要知道它们的下游端口（Downstream Port）连接的设备所占用的地址空间在哪个区段。只有这样，当 RC 或者 Switch 收到 TLP 之后，才能决定
PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化
最新发布
weixin_41230430的博客
07-23 1172
初始化PCI设备的BAR（Base Address Register）寄存器和PCI桥的Base、Limit寄存器是配置PCI总线地址空间的关键步骤，这些寄存器的设置影响了系统中PCI设备和桥接器对地址空间的使用和访问。下面详细解释它们的初始化过程：BAR寄存器概述：BAR寄存器初始化步骤：Base和Limit寄存器概述：Base和Limit寄存器初始化步骤：假设在一个PCI总线树中，按照DFS算法遍历并初始化各个PCI设备和PCI桥的BAR寄存器、Base和Limit寄存器的过程如下：PCI设备的BAR寄
PCIe 总线基础 驱动接口 和 BAR空间详解-转载
yy_hear的博客
09-20 1776
系统软件必须要先确认设备地址空间的大小（size）和类型（type，决定通过何种方式映射 IO, NP‐MMIO or P‐MMIO ），这些信息只有硬件设计者才清楚的，所以size和type信息都是通过hard-codes写死在BARs的低bits中，系统软件可以通过读到这些信息，构建出访问硬件地址空间的方法，实现按照device要求的方式去访问到设备内部的地址空间中的数据。在一个系统中的每一个设备(device)在地址空间的大小和类型是不同的，对应不同的访问需求。如图中所示，为0xF9000000。
【精讲】PCIe基础篇——BAR(Base Address Register)详解
热门推荐
咸鱼弟的博客
08-07 3万+
gg
PCI BAR寄存器详解（二 实例讲解）
weixin_42109053的博客
05-28 4022
前言 下面以一个实际项目，讲解 PCI 驱动程序和 BAR 空间的相关操作函数。 一、驱动程序加载与卸载 static const struct pci_device_id pci_ids[] = { { PCI_DEVICE(0x1DED, 0x1020), }, {0,} }; MODULE_DEVICE_TABLE(pci, pci_ids); static struct pci_driver pci_driver = { .name = DRV_NAME, .id_table = p
PCIe 总线基础 驱动接口 和 BAR空间详解
yumiano0的博客
10-19 1万+
在一个系统中的每一个设备(device)在地址空间的大小和类型是不同的，对应不同的访问需求。例如，某一个设备在内部寄存器或者存储空间有256Byte，可以通过IO地址空间访问，另个一设备有16K大小的空间则需要通过MMIO的方式进行访问；哪些地址应该使用哪种方式（IO或Memory）来访问设备的内部位置，这是系统软件（即BIOS和OS内核）的工作，PCI设备无法自己决定，但是需要提供一个方法让系统软件去决定以何种方式去访问设备内部地址空间。
NX二次开发UF-DRF-get-text-bars 函数介绍
07-02
NX二次开发UF_DRF_get_text_bars 函数介绍，Ufun提供了一系列丰富的 API 函数，可以帮助用户实现自动化、定制化和扩展 NX 软件的功能。无论您是从事机械设计、制造、模具设计、逆向工程、CAE 分析等领域的专业人士，...
component-d3-series-bars
05-02
【标题】"component-d3-series-bars" 是一个基于D3.js库开发的React组件，用于构建条形图。D3.js（Data-Driven Documents）是一个强大的JavaScript库，它允许开发者用数据操纵DOM（文档对象模型），进而创建交互式的...
javafx-background-color-as-bars-demo
04-28
本示例"javafx-background-color-as-bars-demo"展示了一个独特的应用场景，即用背景色作为条形图进行演示，这在数据可视化或界面设计中可能非常有用。 在JavaFX中，我们可以使用`LinearGradient`类来创建线性渐变...
d3-bars:d3-bars
06-24
【标题】"d3-bars:d3-bars" 是一个基于D3.js库的条形图实现项目，用于创建网络应用程序中的数据可视化元素。D3.js，全称Data-Driven Documents，是一个强大的JavaScript库，专为数据绑定到DOM（文档对象模型）并进行...
pcie_debug:用于读写 PCIe BARx 内存空间的命令行工具
06-23
pcie_debug 用于读取/写入 PCIe BARx 内存空间的命令行工具 链接 该工具源自 DW Hawkins ( )。 原始来源可以在上找到。
使用Vivado对PCIe IP配置的详细步骤
04-16
使用Vivado对PCIe IP配置的详细步骤，图文解说。。。。
PCIE base spec
10-09
This PCI Express Base Specification is provided "as is" with no warranties whatsoever, including any warranty of merchantability, noninfringement, fitness for any particular purpose, or any warranty otherwise arising out of any proposal, specification, or sample. PCI-SIG disclaims all liability for infringement of proprietary rights, relating to use of information in this specification. No license, express or implied, by estoppel or otherwise, to any intellectual property rights isgranted herein.
Collapsable-Top-and-Bottom-App-Bars
04-04
可折叠的顶部和底部应用程序栏
PCIe协议中的专业名词
小孟同学的博客
01-18 2388
high performance 高性能 general purpose I/O interconnect 通用I/O互联 a wide variety of future computing and communication platforms 各种未来的计算和通信平台 load-store architecture 负载存储架构 parallel bus 并行总线 highly s...
NVMe系列之三： BARs
探索未知，成就非凡
07-10 851
在PCI（Peripheral Component Interconnect）和PCIe（PCI Express）设备中，BARs（Base Address Registers）是一组寄存器，用于描述设备所需的资源，如内存地址空间和I/O端口空间。在设备初始化和配置过程中，操作系统或设备驱动程序将为设备的BARs分配实际的物理地址或I/O端口地址，并将这些地址写入到相应的BARs寄存器中。性能提升：由于消息传输的方式，MSI和MSI-X可以减少中断的延迟，并提高系统的响应能力和效率。
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换
yundanfengqing_nuc的专栏
05-24 3351
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换 UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe：BARs，设置IP核的Base address register 的相关参数，如图1所示： 图1 PCIe:BARs 配置图 一般来说在FPGA中使用PCIe核都是Endpoint mode，我们的PC主机端是Rootpoint mode，一般会有一个Root .
pcie读写ddr_一文详解PCIe内存空间到AXI内存空间的转换
weixin_35757736的博客
01-28 4844
UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe：BARs，设置IP核的Base address register 的相关参数，如图1所示：图1 PCIe:BARs 配置图一般来说在FPGA中使用PCIe核都是Endpoint mode，我们的PC主机端是Rootpoint mode，一般会有一个Root...
西门子S7-CFC编程指南
"S7-CFC编程是西门子S7-300系列PLC的高级编程语言之一，主要用于逻辑控制和复杂功能的实现。本文档涵盖了S7-CFC编程的基础知识、...通过学习S7-CFC，用户能够更高效地开发和调试S7-300 PLC系统，解决复杂的自动化挑战。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值