应届生如何备战DV岗位的面试

应届生如何备战DV岗位的面试

本文同步发表于：http://exasic.com/article/index.php?md=talk-04

DV不被学生重视的原因

Design Verification自古以来就是一个不被重视的岗位。

学校不够重视。不管是大学本科还是研究生阶段，都没有验证的课程。学校一般更关注基础的或前沿的器件、优化各种算法、复杂的CPU和SOC设计等。验证语言和验证方法学似乎不是半导体或微电子的核心内容。

学生不够重视。由于学校很少有流片的机会，一般都是利用FPGA来实现，如果发现错误，几分钟或者几小时就可以改正，没有试错成本。因此，很多学生写完代码后，不做仿真验证，直接烧进FPGA再观测结果。这就造成了验证是可有可无的思维。

学生总是想要干一翻大事业，要么设计CPU、GPU、SOC，要么USB、蓝牙、WIFI也行。似乎觉得自己赶超美帝、为国争光就差投资人了。让我做验证？鬼才去。

但有几个学生比较务实，听说验证工资比较高，想要好好学学SystemVerilog和UVM。经过一个月努力还是没能入门，最终放弃了。

企业对DV需求大的原因

近几年企业对验证的需求很大。有几个原因，
一是数字电路规模不断扩大，逻辑越来越复杂。
二是，由多个团队协同设计，更容易发生管理的疏忽、或者表达沟通的不一致。
三是，大量IP是购买或者委外设计的，设计任务减轻了，但需要更多的精力来double check。