「已注销」
码龄11年
关注
提问 私信
  • 博客:28,828
    社区:36
    动态:18
    28,882
    总访问量
  • 9
    原创
  • 暂无
    排名
  • 90
    粉丝
  • 0
    铁粉

个人简介:个人博客,http://exasic.com/article/index.php

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:上海市
  • 加入CSDN时间: 2013-12-21
博客简介:

ExASIC的博客

博客描述:
分享数字集成电路设计中的经验,分享让工作更轻松
查看详细资料
个人成就
  • 获得42次点赞
  • 内容获得4次评论
  • 获得286次收藏
创作历程
  • 1篇
    2022年
  • 1篇
    2021年
  • 8篇
    2020年
成就勋章
TA的专栏
  • 求职就业
    3篇
  • web
    1篇
  • python
    3篇
  • Others
  • eda
    4篇
创作活动更多

『技术文档』写作方法征文挑战赛

在技术的浩瀚海洋中,一份优秀的技术文档宛如精准的航海图。它是知识传承的载体,是团队协作的桥梁,更是产品成功的幕后英雄。然而,打造这样一份出色的技术文档并非易事。你是否在为如何清晰阐释复杂技术而苦恼?是否纠结于文档结构与内容的完美融合?无论你是技术大神还是初涉此领域的新手,都欢迎分享你的宝贵经验、独到见解与创新方法,为技术传播之路点亮明灯!

55人参与 去参加
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

如何在“浏览器”里实现一个云端EDA

本文介绍了一种在浏览器里编辑代码、仿真、看log、看波形的方法。django介绍django是一个由python实现的web后端框架。这里“后端”就是指在服务器上执行的程序(前端程序在浏览器里执行)。django采用了 MVT 的软件设计模式,即模型(Model),视图(View)和模板(Template)。这种MVT的设计思想让数据与表现形式分开,从而编写的程序更容易理解和维护。django的结构大致如下图。简单地讲,浏览器提交的请求,经apache执行后,送给django。django先解析
原创
发布博客 2022.02.20 ·
1002 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

DCT/DCG综合后,带边界优化网表的ECO方法介绍

Conformal ECO对DC Topo模式的边界优化网表表现很差劲。它会在DCT/DCG网表里增加很多不需要的逻辑门。Synopsys的Design Compiler的DCT和DCG模式为了floorplan、绕线和时序优化了网表,这使得功能ECO变得困难很多。在综合过程中,子模块的边界上增加了克隆端口或者反相端口,还有寄存器的合并。Conformal ECO在功能ECO时会做出错误的映射。如下图1,Conformal ECO对克隆端口映射错了,导致增加了超过正常三倍的逻辑门。图1:边界映射影响
原创
发布博客 2021.05.11 ·
2887 阅读 ·
0 点赞 ·
0 评论 ·
15 收藏

在CentOS7上安装开源Verilog仿真工具EpicSim

介绍EpicSim是芯华章基于Icarus Verilog开发的开源Verilog仿真软件, Github地址https://github.com/x-epic/EpicSim.安装依赖包cmake3在网站https://cmake.org/download找到Binary distributions下载链接,wget https://github.com/Kitware/CMake/releases/download/v3.18.3/cmake-3.18.3-Linux-x86_64.
原创
发布博客 2020.09.27 ·
1182 阅读 ·
0 点赞 ·
2 评论 ·
4 收藏

功能ECO理论基础:逻辑等价性检查(LEC)

逻辑锥Logic Cone从数字网表的角度来看,可以把设计分成若干个“以DFF为终点的逻辑块”,如下图。DFF的CK(时钟)、D(数据)、RN(复位)、SN(置位)就是这个“逻辑块”的终点,它们的输入都是一个组合逻辑。时钟和复位很可能是clock tree或者buffer tree,也可能有与门、或门、异或门、选择器等稍复杂的逻辑。(图一)如果设计(module)是组合逻辑输出,也可想像在设计外面有一个DFF,如下图。(图二)而这些组合逻辑的输入是什么呢?不外乎两种情况:一是,前一级DFF的输
转载
发布博客 2020.06.16 ·
5297 阅读 ·
7 点赞 ·
0 评论 ·
59 收藏

nvdla epython用于自动生成状态机编码的实例

英伟达深度学习加速器开源项目nvdla(NVIDIA Deep Learning Accelerator)中用到了一个python脚本epython。源代码地址:https://github.com/nvdla/hw/blob/master/tools/bin/epython。epython全称embeded python utility,简单地说,就是用来预处理verilog文件中嵌入的pyt...
原创
发布博客 2020.03.05 ·
534 阅读 ·
0 点赞 ·
0 评论 ·
1 收藏

用python来处理待打印的深色背景图片

为了长时间看电脑更舒服,我们的通常把代码编辑器、电路图、仿真波形等工具设置成深色背景。但写论文时,如果用截图的方式来插入图片,打印后会大面积的黑色,会严重影响论文的排版效果。今天介绍用python来处理这些截图,让论文看起来更舒服。假设我们要处理的图像如下:为bmp类新增初始化函数在python里,并不像C语言一样可以简单重载__init__函数。所以我们只能为__init_...
原创
发布博客 2020.03.05 ·
274 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

应届生如何备战DV岗位的面试

应届生如何备战DV岗位的面试本文同步发表于:http://exasic.com/article/index.php?md=talk-04DV不被学生重视的原因Design Verification自古以来就是一个不被重视的岗位。学校不够重视。不管是大学本科还是研究生阶段,都没有验证的课程。学校一般更关注基础的或前沿的器件、优化各种算法、复杂的CPU和SOC设计等。验证语言和验证方法学似乎不...
原创
发布博客 2020.03.05 ·
1421 阅读 ·
1 点赞 ·
0 评论 ·
4 收藏

数字IC设计工程师要具备哪些技能

数字IC设计工程师要具备哪些技能本文同步发表于:http://exasic.com/article/index.php?md=talk-01本篇简单罗列了作为数字IC设计工程师的必备知识和学习建议,希望对本科高年级和研究生阶段有志从事数字IC设计的学生有所帮助。数字集成电路基础CMOS制造工艺器件(二极管、场效应管)导线门电路组合逻辑(反相器、与门、或门、异或)时序逻辑(La...
原创
发布博客 2020.03.05 ·
11120 阅读 ·
20 点赞 ·
0 评论 ·
149 收藏

FPGA工程师如何转行做ASIC

FPGA工程师如何转行做ASIC本文同步发表于:http://exasic.com/article/index.php?md=talk-02芯片设计是一个分工很细的工作,需要几个人、甚至上百人密切合作才能顺利完成。因此,面对眼花缭乱的各种岗位,如何抉择?很多学生和刚入行两三年的朋友常常比较困惑。古人云:女怕嫁错郎,男怕入错行。但古人没云,入错行了咱办。为了解决这些疑惑,ExASIC特邀请...
原创
发布博客 2020.03.05 ·
3166 阅读 ·
3 点赞 ·
1 评论 ·
39 收藏

IC技术圈成员列表

2020年元旦,我们,十多位IC行业的公众号号主,共同建立了一个IC技术人自己的圈子 “ IC技术圈 ”,致力于建立知识、人的联系。目前拥有77位成员,我们在这里或分享经验,或传授技巧,或聊求职就业,或谈人生规划。IC技术圈的自有媒体平台包括IC技术圈及成员公众号、IC技术圈官方网站、IC问答网站(最纯粹的IC设计技术交流平台)等,联结了IC设计行业20w+的技术工程师,及管理、销售、市场等业内人士,以及相关专业的广大在校学生。
原创
发布博客 2020.03.05 ·
1446 阅读 ·
3 点赞 ·
1 评论 ·
16 收藏

Gates on the fly用户手册

发布资源 2017.02.03 ·
pdf

文件md5计算源码

发布资源 2013.12.21 ·
rar

文件md5计算软件

发布资源 2013.12.21 ·
exe