2014-3-16 FPGA学习模块化数码管

最新推荐文章于 2023-08-24 17:21:52 发布

Isolated-X

最新推荐文章于 2023-08-24 17:21:52 发布

阅读量512

点赞数

本文链接：https://blog.csdn.net/u013946134/article/details/21341895

版权

这篇博客介绍了如何在FPGA中实现模块化的数码管显示，通过8bit输入的数据，将二进制转换为BCD，然后进行位选和段选的控制，实现了数码管的动态扫描和数字显示。博客内容包括二进制转BCD模块、50MHz到1MHz的分频计数、1ms计数以及显示选择等关键步骤。

摘要由CSDN通过智能技术生成

为了那个复杂的18B20时序，先把显示模块做好。

以下是模块化的数码管显示代码，8bit输入，二进制转BCD模块在上一篇。

module disled( clk, //50Mhz
rst_n,
data, //显示数据
seg, //段选
dig //位选
);

input clk; //50Mhz
input rst_n;
input[7:0] data;
output[7:0] seg;
output[3:0] dig;

reg[9:0] cnt; //位选计数
reg[3:0] temp; //显示控制
reg[7:0] seg;
reg[3:0] dig;
reg[6:0] cnt_clk; //分频计数
reg clk_div;