Xilinx MIG PHY Calibration 仿真方法 目录1. 建立MIG example design工程2. 去掉microblaze_mcs_0.sv 的simulation选项： 3. 去掉microblaze_mcs_0.sv 的simulation选项：3. 设置综合用ddr4_0_microblaze_mcs.v文件仿真可用：4. calibration_ddr.elf 增加simulation选项：
DDR4时序参数整理 tRAS (Active to Precharge Delay): 行选通到预充电的延迟时间，即行选通到下一次行选通开始之间的时间间隔。tRTP (Read to Precharge Delay): 读到预充电的延迟时间，即读操作完成到预充电开始之间的时间间隔。tRP (RAS Precharge Time): 行选通预充电时间，即行选通结束到下一次行选通开始之间的时间间隔。tRCD (RAS to CAS Delay): 行选通到列选通的延迟时间，即发出行地址到发出列地址的时间间隔。
VCS 后仿问题总结 处理：如果过SDF文件中写了device delay，则会按device delay处理。如果没写device delay直接忽略就行。这个warning出现在SDF文件中标注output 到output的delay。
CDC跨时钟域问题总结 1.metastability(亚稳态，无法确定是0还是1)造成亚稳态原因：建立保持时间违例时。setup or hold violations lead to metastable states.区别于竞争冒险，竞争冒险是组合逻辑电路问题。解决办法：单bit时，两级或三级同步。2. Reconvergence 问题（多bit数据合并，每bit延时不一致）解决办法：使数据每次只有1bit发生变化（gray encoder）。编码后原时钟打一拍，目的时钟两级同步..
Makefile:8: *** missing separator. Stop. 出现这个错误的原因通常是tab格式错误导致的。Makefile的命令行必须以一个tab作为开头，而Makefile中变量的定义、赋值以及Makefile内定函数如$(error “strings”)都不能以TAB开头，不然make会将其作为命令来处理！常用的代码编辑器vim、sublime、vscode等有可能把TAB替换为空格，导致缺少tab。命令，用其他工具补上tab键就行了。...
makefile = 、:=、+=区别 因为shell只认识字符串，+=就是字符串连接的意思。+=：x本来是 U； x += SB；那么运行结果就是 x为USB；= :看下面的例子： x = sb； y = u$(x) x = all运行结果x 是all y是uall将=改成:= x := sb； y := u$(x) x := all运行结果x是all y是usb怎么样？有感觉了吧。这里=的话算$(x)的时候会一直搜索到...
AXI interleaving。 注意interleving和out of order的区别：一个burst请求是一个transaction，假设transaction的burst length=5。那么数据通道对于一个transaction来说会有5个transfer。假设2个transaction的ID分别为ID0和ID1。每个transaction之间的transfers分别为：ID0_0、ID0_1、ID0_2、ID0_3、ID0_4，每个transfer对应一个beat。out of order：ID请求序列：...
Verilog时序优化方法 1）逻辑条件判断“A==B”和“A！=B”全部换成“!(A^B)”和“A^B”2）复杂的逻辑条件判断全部单独用一个时钟去判断，如：if(XXXXXXXXXXXXXXXXXXXX)改为如下：reg Flag;Flag <= XXXXXXXXXXXXXXXXXXXX;if(Flag)这种大小判断略微还好一些，对于减法等运算一定不能在if条件中直接计算，否则会导致很差的逻辑时序；3）如果模块数据是经过较为复杂的运算得到的，采用寄存器输出。...
为什么Exclusive access访问？ AMBA AXI exclusive access may look simple at first glance, but as we delve deeper into it, we find the different flavors of exclusive access. The possibility of these different scenarios and combinations poses a tough challenge in verifying the critical fe
GCC make编译时make: warning: Clock skew detected. Your build may be incomplete. 问题描述：解决办法：1、cd ~2、touch .
sublime text 3 lincense被删除解决办法 将下面下面的内容加入到你的hosts文件127.0.0.1 license.sublimehq.com127.0.0.1 45.55.255.55127.0.0.1 45.55.41.223
三种复位方式 一、特点： 同步复位：用Verilog描述如下： always @ (posedge clk) begin if (!Rst_n) ... end 异步复位：用Verilog描述如下： always @ (posedge clk,negedge Rst_n) begin if (!Rst_n)...
关注
