使用ISE将未使用的管脚变成高阻态

最新推荐文章于 2023-11-14 11:16:46 发布
最新推荐文章于 2023-11-14 11:16:46 发布
阅读量3k 收藏 7
点赞数
分类专栏： FPGA学习相关

http://bbs.21ic.com/forum.php?mod=viewthread&tid=275872&extra=page%3D1%26filter%3Ddigest%26digest%3D1%26digest%3D1

如何处理没有使用的IO管管脚，肯定很多设计过程师都在迷茫中。这个问题该如何呢？

是悬空还是应该做其他处理，如果悬空，当设计管脚不够用必然会造成整个板卡的改版。
如果去避免这个问题，这也是Xilinx ISE强大的地方。
我们可以在生成BIT的时候，完成这个工作。

具体设置，见图：选择上下拉或者高阻态。



wang27177199
关注
专栏目录
（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）
m0_46498597的博客
06-10 5108
名言：在一个领域不断增加深度，你会成为该领域专家。 1 FPGA设计中没有使用的IO管脚如何处理？ 根据设计要求一般会设置为上拉、下拉或者高阻态。ISE14.7未使用管脚默认设置为下拉。实际设计中一般会设置为上拉或者高阻态，那么到底根据什么来进行选择呢？ 第一优先设置为高阻态、如果高阻态不能满足要求的话，可以考虑设置为上拉。设置上拉的前提是：FPGA硬件板卡没有毁钥功能，若有毁钥功能且高有效，可能会烧坏板卡。 2 ISE14.7未使用管脚设置方法 a）使用ISE14.7生成bit文件。 b）右键G
（60）ISE14.7管脚约束
m0_46498597的博客
03-31 1715
（60）ISE14.7管脚约束 1 文章目录 1）文章目录 2）时序约束引言 3）FPGA时序约束课程介绍 4）ISE14.7管脚约束 5）技术交流 6）参考资料 2 时序约束引言 1）什么是静态时序分析？ 通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，从而实现我们的时序要求，达到时序的收敛。 2）什么是时序收敛？ 一个好的FPGA设计一定是包含两
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）
whik1194的博客
09-14 4394
这两种配置方式的作用是一样，我更倾向于XDC文件约束的方式，方便在不同工程直接进行导入，设置完成之后，需要重新生成Bit流文件才能生效。可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可以配置上下拉模式。和ISE的生成选项配置类似，Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。对于Vivado开发环境，共有两种方式可以设置未使用管脚的上下拉状态。，下拉找到系统管脚配置，选择自己所需要的上下拉状态。配置完成之后，重新生成Bit流文件即可。
FPGA未使用管脚配置（Quartus）
itheta的博客
02-05 9694
实验：使用FPGA开发板（ALTERA）进行LED灯实验 目标：实现一个与门，两个按键任意一个按键按下，LED灯亮 现象：开发板上未配置的LED微亮 原因：发现其他未使用的管脚没有配置，默认配置为了弱上拉 解决方案： 将未使用管脚设置为三态输入 Assignments  -> Device 或双击器件 -> Device and Pin Options   Unsed Pins 选为
quartus II Altera FPGA 未使用管脚默认设置
dxaws123456的博客
04-26 1802
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'. quartus II Altera FPGA 未使用管脚默认设置
xilinx芯片管脚使用限制_【转载】 Xilinx FPGA配置的一些细节
weixin_39610724的博客
12-22 1199
0 参考资料(1) Xilinx: Development System Reference Guide. dev.pdf, v10.1在Xilinx的doc目录下有。(2) Xilinx: Virtex FPGA Series Configuration and Readback. XAPP138 (v2.8) March 11, 2005在Xilinx网站上有，链接https://www.xi...
FPGA 双向口的使用及Verilog实现
c17611255160的博客
07-28 3583
FPGA的双向口在FPGA的设计应用中使用及其广泛，如I2C接口中的SDA，3线制的SPI接口中的数据线，传统控制总线中的数据总线，以及内存的访问DDR3/DDR4的数据总线等都是双向访问的。双向访问涉及到的概念比较多，如三态的概念，高阻的概念，输入、输出引脚合并，输入输出分时复用等概念，因此初学者往往比较迷惑，觉得无所适从，本文从底层基本原理入手，揭示双向口的机理，并用Verilog程序开发为例一步步引导大家如何使用双向口（inout）的使用与开发。 双向口涉及的基本模型 三态门 为了描述方便，
杰理之DACN/DACP引脚如何设置为普通I/O输出或高阻态？【篇】
u013820168的博客
01-01 717
当作普通I/O时无法作为输入，只能作为输出，且输出的高电平等于HPVDD，而非VDDIO；芯片引脚DACN和DACP除了可以发挥其正常的信号通路功能外，还支持作为普通I/O使用；
FPGA未使用的引脚默认配置
weixin_44077714的博客
03-30 3456
在FPGA中，有些管脚不会使用到，为了保护FPGA，需要将未使用的管脚状态配置为三态输入或者弱上拉三态输入。 根据以下步骤进行修改，进入quartus软件界面，双击芯片
Xilinx FPGA I/O设置
weixin_42995966的博客
09-11 1793
PullType共有四种选择： PULLUP、PULLDOWN、 NONE、KEEPER。数字电路有三种状态：高电平、低电平和高阻。当 输入为无效 信号的时候 ，可以通过上拉（ PULLUP）电阻 和下拉 (PULLDOWN)电阻的方式使其处于稳定状态。当选择 (KEEPER)时， 使电平保持为上一个有效值。当 IO端口设为LVDS的 时候， PullType只能设为 None。off-chip terminatio设置。这个是设置片外端接电阻和片内端接电阻。
FPGA IO输出一直为高
cckkppll的博客
04-02 874
经过不断的验证，排除了1、2、3、4、5的问题，最后从绘制PCB上找问题，最后发现：电源3.3V在PCB中设置了一整块，控不住的引脚与该3.3V电源块连接到了一起。最后重新设计PCB解决问题。本人在做FPGA开发时，遇到“无论Verilog编码输出0还是1，在chipscope中都只能观测到1，即高电平”。芯片为XIlinx的XC7K325T，开发软件为ISE14.7.1、引脚约束不对，没控住。2、原理图与PCB不对应。5、FPGA芯片有问题。
FPGA IO口状态
最新发布
oDongRiLu的博客
11-14 1150
FPGA的IO口是芯片的重要组成部分之一，用于芯片与外围器件进行通信或控制外部电路。FPGA是可编程逻辑器件，只有程序加载后即进入“用户模式”后，FPGA的IO口才会按照程序设定进行操作，那么，在进入用户模式前，IO的状态也是需要了解的。芯片上电IO为高阻态，不对外部电路产生影响，电压Vcc和Vccio达到Vproup后PRO电路失效，外部IO不再受PRO电路控制，进入用户模式后，IO受控于程序。
spatan6 ddr2
a562721098的专栏
09-10 182
1.对于sparan6 ddr驱动 ,如果输出接到iobuf上，输入为三态ddr,t信号也需要ddr2一样的驱动。 对于无对齐模式，默认c0/c1上升沿读取数据，类似下降沿输出数据。 对于c0 ，明显是在c0上升沿同时加载数据，似乎是在下降沿输出数据。(两个相反的时钟) c1似乎是在下降沿加载数据，上升沿输出数据。数据延迟一个周期输出。 ...
VIVADO使用误区与进阶之5：XDC约束技巧之I/O篇（下）
tanfuz的博客
05-20 499
1. Output接口类型和约束 FPGA 做 Output 的接口时序同样也可以分为系统同步与源同步。在设置 XDC 约束时，总体思路与 Input 类似，只是换成要考虑下游器件的时序模型。另外，在源同步接口中，定义接口约束之前，需要用create_generated_clock 先定义送出的随路时钟。 1.1 系统同步接口 与 Input 的系统同步接口一样， FPGA 做 Output 接口的系统同步设计，芯片间只传递数据信号，时钟信号的同步完全依靠板级设计来对齐。所以设置约束时候要考虑的仅仅是下
FPGA内部信号避免高阻态
weixin_30466039的博客
10-05 1192
RT，否则警告Warning: Tri-state node(s) do not directly drive top-level pin(s)，会利用或门代替中间的扇出fan-out. 原因：在进行FPGA设计时，对于FPGA内部的信号不能出现被赋值为高阻的状态，只有顶层的信号，即输出的信号才可以赋值为高阻态。 找出这个信号，然后把赋值为x'bz改为x'b0或x'b1(具体是改为x'b0还是...
使用ISE进行FPGA设计：管脚分配与保存
"在LOC位置分配管脚并保存的ISE使用指南" 本文主要介绍了Xilinx的集成设计环境（ISE）的使用方法，特别是如何按照给定的图像在LOC位置正确分配管脚并保存设计。Xilinx ISE是一款强大的FPGA开发工具，它提供了从设计...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值