ZYNQ搭建HP总线从DDR进行PL与PS交互

已于 2022-08-13 13:39:27 修改
阅读量3.7k 收藏 34
点赞数 2
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发
于 2022-08-13 13:07:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/126317934
版权
本文详细介绍了如何在Xilinx ZYNQ FPGA中搭建AXI4-Lite接口，实现PL与PS之间的高速数据交互。通过创建AXI4-Lite IP，配置接口并实例化，最后在Block Design中整合并验证，实现了HP DDR的读写操作。
摘要由CSDN通过智能技术生成

一，在XIINX FPGA中有支持三种AXI总线，有三种AXI协议接口，全局时钟，复位低有效分别是
AXI4：面向高性能地址映射通信需求，是面向地址映射的接口，最大允许256次的数据突发传输；
AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。
AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。

1，写地址通道信号

 2，写数据和写响应信号

 3，读地址通道号

4，读数据通道号

了解本专栏 订阅专栏 解锁全文 超级会员免费看
寒听雪落
关注
专栏目录
订阅专栏
ZYNQ 不用DMA的HP总线使用
wangjie36的博客
08-01 3122
一，vivado工程配置 1，ZYNQ7 Processing System 中，HP Slave AXI Interface --> S AXI HP0 Interface，勾选 S AXI HP0 Interface 并且在展开的 AXI HP0 DATA WIDTH 后面选择数据位宽是 64（位宽可以配置为 32bit 或者64bit）。 2，按照如图引出来 3，在 Address Editor 中，由于新增加的 AXI_HP0 总线地址还未做映射，所以如图所示，点击左侧的 Au.
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过 AXI 总 线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
Zynq中的HP口
最新发布
weixin_41230430的博客
08-19 320
HP口是Zynq架构中连接处理系统(PS)和可编程逻辑(PL)的高性能接口。它们在Zynq系统的数据传输中扮演着关键角色。HP口是Zynq系统中实现高性能PL-PS通信的关键组件。正确使用和配置HP口对于充分发挥Zynq系统的性能潜力至关重要。
ZYNQ使用AXI4-HP接口总线读取DDR中的数据
qq_24025329的博客
11-15 3414
最近笔者在做项目的时候需要使用zynq中的AXI4-HP总线在PL端读取DDR中的数据这种功能，但是网上很多历程对于这方面只是创建了一个官方提供的IP核用于测试，并且每次写入和读取的长度为4K字节。所以为了满足我自己的项目需求，笔者将官方提供的测试IP核上做修改，主要实现一下功能： 1、上升沿使能读取数据。 2、读使能后，IP核需要从基地址开始，突发读取X次（X数量可控） 3、内置一个同步FIFO将读出的数据暂存在FIFO中。
【ZYNQ入门】第五篇、AXI HP口读写数据原理
大屁桃的博客
01-05 3232
AXI HP口读写数据原理
ZYNQ-AXI_GP接口和AXI_HP接口的异同
luoganttcc的博客
11-21 3163
对于GP接口（general purpose）通用目的接口，有四个接口（两个从端口，两个主端口）；GP接口直接连接到的是中央互联区（central interconnect），然后由中央互联区再连接到OCM interconnect和存储器接口上；AXI_GP接口直接连接到主互连和从互连的端口，没有任何额外的FIFO缓冲，不像AXI_HP接口使用FIFO缓冲以提高性能和吞吐量。学习关于ZYNQ IP核中的GP接口和HP接口的异同，介绍关于AXI_GP接口和AXI_HP接口的相关内容。
ZYNQ 无DMA的四路HP总线速度测试
wangjie36的博客
04-07 5393
1，用于 PL 与 DDR3 交互的 AXI HP 总线，使用 100MHz 的 AXI HP 总线时钟频率（可更改），任意开关每个独立的 AXI HP 读或写通道，以评估不同通道使用情况下的数据吞吐量，更改不同的 AXI HP 总线时钟频率，以评估时钟频率对 AXI HP 总线的影响。在 ZYNQ7 Processing System 在，点击 PS-PL Configuration，展开 HP Slave AXI Interface，勾选所有的 S AXI接口 interface并选中，S AXI HP
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在Zynq系统中，PS部分与DDR内存直接相连，而PL需要通过AXI总线来访问这些内存资源。由于DDR内存的操作通常涉及复杂的时序控制，因此在PL中设计DDR控制器是一项挑战。 在这个“zynq pl通过axi总线读写ps端ddr”的...
pl_read_write_ps_ddr_pl端数据交互_plddr_XILINXFPGA_zynqplps_FPGAAXI总线
09-11
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 ...
ZYNQ 7020实现axi4_ddr读写驱动（SDK驱动）.zip
03-21
在SDK中，开发者需要编写AXI4-DDR的驱动代码，这部分代码通常包括初始化函数、内存读写函数等，它们负责与硬件交互，执行对DDR内存的读写操作。 6. **测试与调试**：驱动编写完成后，可以编写简单的测试程序验证...
zynq pl读写ddr 实现vga高清显示(2)
11-29
标题 "ZynQ PL 读写DDR 实现VGA高清显示(2)" 指向的是在Xilinx ZynQ FPGA平台中，通过处理器系统（PS）与可编程逻辑（PL）之间的交互来实现对DDR内存的读写操作，并通过VGA接口驱动显示器以达到高清显示的目的。...
zynq的HP口读写IMX222摄像头的1080p视频流并通过HDMI显示（一）
2301_77178750的博客
09-12 1874
在本设计中，通过zynq实现了IMX222摄像头拍摄的图像在HDMI显示器上的显示。首先通过SPI配置了IMX222摄像头的寄存器，然后对IMX222 1080P模式的图像进行解析产生同步信号和像素值，再将Bayer形式的像素转换成RGB形式的像素，然后通过zynq的HP口高速的将RGB像素值写入DDR中，再通过zynq的HP口高速的读取DDR中的RGB像素值并且传输给HDMI转换模块进行图像显示。除此之外，还分享了一些调试的方法与心得。
ZYNQ AXI4(AXI-full)总线学习（一）三种AXI总线以及AXI-full总线端口总结
宏强-Blog
03-02 5648
1.简述 这儿遇到到ps端与pl端大量实时数据交互问题，实验了axi-lite总线，发现不行，实在太慢。接下来就只有axi-full总线了，但是这个好像比较复杂，所以先认真学习一下。
（6）Zynq AXI_HP接口介绍
m0_46498597的博客
06-28 2528
1.1 Zynq AXI_HP接口介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Zynq AXI_HP接口介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为
zedboard dma_fft 研究记录
qq_43751309的博客
04-25 265
本文参考xilinx教程:，在 zedboard 上实现一个 FFT 的加速 IP ，并且通过 DMA 与 PS 端的 DDR 进行交互，做成一个协处理器；同时，将之前的回环检测也做一下实验记录。系统：ubuntu 22.04vivado 版本：2022.2。
Zynq PL端调用PS端的时钟
李家小院
01-07 4934
本文的目的：在XCZU21DR环境下，PS给PL提供一个100MHz的时钟，PL端根据此时钟产生1S信号，点亮LED。
ZYNQ--PS_PL交互(AXI_HP)
weixin_46046124的博客
03-05 415
通过AXI_HP接口，可直接通过AXI_FULL协议向DDR中通过DMA传输数据。
ZYNQ中的接口
我的blog屋
11-17 1577
转自：https://blog.csdn.net/yundanfengqing_nuc/article/details/106055702 在ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0-AXI-GP3，AXI-HP0~AXI-HP3，AXI-ACP接口。 AXI-ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。 AXI-HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四
zynq ps pl ddr交互
09-01
Zynq是赛灵思公司推出的一款集成了处理器系统（PS）和可编程逻辑（PL）的SoC（系统级芯片），DDR则是指双倍数据率（Double Data Rate）动态随机存储器。 在Zynq中，PS和PL之间的交互主要是通过PS的内部总线进行的。PS可以访问PL中的逻辑资源，如FPGA逻辑和IP核。同时，PL也可以访问PS中的资源，如处理器和DDR存储器。 在进行DDR交互时，PS负责处理DDR控制器的配置和管理。首先，PS需要通过配置寄存器设置DDR的时序参数，例如时钟频率和延迟等。然后，PS可以通过读写这些寄存器来控制DDR的读取和写入操作。 在读取数据时，PS可以发出读命令，并指定要读取的地址和数据长度。DDR控制器将根据PS的命令，从DDR存储器中读取数据，并将其传输到PL或PS中。在写入数据时，PS可以发出写命令，并将要写入的数据传输给DDR控制器，然后控制器将数据写入DDR存储器中的指定地址。通过这种方式，可以实现PS和PL之间的高效数据交互。 总的来说，Zynq PS和PL之间的DDR交互是通过PS的内部总线和DDR控制器实现的。PS负责控制DDR存储器的配置和管理，而PL可以通过PS进行数据的读取和写入。通过这种交互，可以实现PS和PL之间的高速数据通信，满足应用对存储器带宽和处理性能的需求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值