<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[wangjie36的博客]]></title><description><![CDATA[]]></description><link>https://blog.csdn.net/wangjie36</link><language>zh-cn</language><generator>https://blog.csdn.net/</generator><copyright><![CDATA[Copyright &copy; wangjie36]]></copyright><item><title><![CDATA[GD32F407使用LAN8720功能]]></title><link>https://blog.csdn.net/wangjie36/article/details/163729413</link><guid>https://blog.csdn.net/wangjie36/article/details/163729413</guid><author>wangjie36</author><pubDate>Fri, 14 Aug 2026 00:30:00 +0800</pubDate><description><![CDATA[本文总结了GD32F407芯片实现LWIP网络通信的关键要点：1. 时钟配置需确保系统主频168MHz，ENET时钟50MHz；2. 内存管理要求ENET DMA描述符4字节对齐并全局静态分配；3. PHY地址需正确设置（LAN8720A默认0，RTL8201常用0/1）；4. 建议采用中断接收机制，避免在中断处理复杂逻辑；5. 提供了裸机和FreeRTOS系统下的LWIP配置模板，包含关键参数说明；6. 详细列出了RMII接口引脚定义及硬件设计建议（如MDIO上拉电阻）；7. 给出了以太网驱动适配层(et]]></description><category></category></item><item><title><![CDATA[GD32F407通过DMA配置ADC]]></title><link>https://blog.csdn.net/wangjie36/article/details/163722452</link><guid>https://blog.csdn.net/wangjie36/article/details/163722452</guid><author>wangjie36</author><pubDate>Thu, 13 Aug 2026 12:36:48 +0800</pubDate><description><![CDATA[本文介绍了一个基于GD32F4系列微控制器的ADC采样程序，使用MINI-F407VET6开发板实现。程序配置了两个ADC通道（PA4和PA5）进行模拟信号采集，采用DMA方式传输数据以提高效率。主要功能包括：初始化ADC和DMA模块，配置为连续扫描模式，通过DMA循环传输采集到的数据到内存数组，并将原始ADC值转换为电压值（0-3300mV）。系统时钟配置为168MHz，使用外部8MHz晶振。程序通过while循环持续读取并转换两个通道的电压值。]]></description><category></category></item><item><title><![CDATA[GD32E103移植freeRTOS]]></title><link>https://blog.csdn.net/wangjie36/article/details/163720652</link><guid>https://blog.csdn.net/wangjie36/article/details/163720652</guid><author>wangjie36</author><pubDate>Thu, 13 Aug 2026 12:09:40 +0800</pubDate><description><![CDATA[L6406E / L6407E` = 所有全局变量、BSS、FreeRTOS 堆、栈加起来 `0x133d4`（78804 字节），超过了Keil 里配置的芯片 SRAM 大小。GD32E103C8T6：SRAM = 20KB（20480 字节），可以跑 FreeRTOS，但必须极度精简，不能直接用默认配置！报错1解决，名称冲突，PendSV_Handler / SVC_Handler 在两个地方同时定义了。2，创建任务时栈一定要小（单位：字，1word=4 字节）**RAM 空间不够！]]></description><category></category></item><item><title><![CDATA[备份相关的]]></title><link>https://blog.csdn.net/wangjie36/article/details/159318674</link><guid>https://blog.csdn.net/wangjie36/article/details/159318674</guid><author>wangjie36</author><pubDate>Fri, 07 Aug 2026 15:49:21 +0800</pubDate><description><![CDATA[]]></description><category></category></item><item><title><![CDATA[STM32F303配置单片机分频倍频]]></title><link>https://blog.csdn.net/wangjie36/article/details/163539387</link><guid>https://blog.csdn.net/wangjie36/article/details/163539387</guid><author>wangjie36</author><pubDate>Fri, 07 Aug 2026 00:30:00 +0800</pubDate><description><![CDATA[摘要：STM32时钟配置详解，内部HSI时钟8MHz需先分频至4MHz后通过PLL倍频16倍达64MHz上限；外部HSE时钟（4-32MHz）理论可通过分频/倍频达256MHz，但实际受限于手册规定的72MHz最大值。提供了使用HSI时钟的配置代码示例，包含振荡器初始化、PLL设置及系统时钟选择。同时指出工程配置注意事项：调整编译优先级、启用C99标准、取消文件只读属性（需在工程目录右键取消stm32f303c_eval.c的只读属性）以确保程序正常烧录运行。]]></description><category></category></item><item><title><![CDATA[X218 控制频率参数]]></title><link>https://blog.csdn.net/wangjie36/article/details/163531082</link><guid>https://blog.csdn.net/wangjie36/article/details/163531082</guid><author>wangjie36</author><pubDate>Thu, 06 Aug 2026 11:46:57 +0800</pubDate><description><![CDATA[摘要：本文介绍了X218锁相环芯片的驱动实现，主要包括频率计算、寄存器配置和锁定检测三部分。频率计算基于公式f_vco=f_xtal/R*(N+Frac/2^32)，通过SPI接口配置寄存器参数，支持最高7GHz输出频率。硬件接口使用STM32F3的SPI1，包含片选、时钟、数据输入输出等引脚。软件实现包含初始化序列、频率参数计算、寄存器读写和锁定状态检测功能，可通过修改main.c中的参考频率和目标频率参数实现灵活配置。锁定状态可通过读取寄存器位或硬件引脚进行判断，配合频谱仪可验证输出频点准确性。]]></description><category></category></item><item><title><![CDATA[MSTR207迈矽科 24~29.5GHz 毫米波上下变频器控制]]></title><link>https://blog.csdn.net/wangjie36/article/details/163528032</link><guid>https://blog.csdn.net/wangjie36/article/details/163528032</guid><author>wangjie36</author><pubDate>Thu, 06 Aug 2026 10:45:38 +0800</pubDate><description><![CDATA[该射频芯片集成TX/RX双通路，支持2.5-8GHz本振和24-29.5GHz射频，具有22dBm发射功率。内置I/Q混频器、功率检测和温度传感器，采用1.8V SPI控制（支持多芯片级联），提供快速衰减更新（20ns）和通道省电功能。支持LO泄露校准（31组Efuse表），内置12bit ADC监测功率/温度。采用50pin WLCSP封装（5.2×3.2mm），单3.3V供电。关键特性包括：6bit数控衰减、32bit寄存器帧、全局同步引脚及GPIO扩展功能。]]></description><category></category></item><item><title><![CDATA[STM32F303读写两路SPI接口]]></title><link>https://blog.csdn.net/wangjie36/article/details/163508524</link><guid>https://blog.csdn.net/wangjie36/article/details/163508524</guid><author>wangjie36</author><pubDate>Wed, 05 Aug 2026 16:35:57 +0800</pubDate><description><![CDATA[本文介绍了STM32F30x系列芯片中SPI1和SPI2接口的配置与使用方法。主要内容包括：1) 定义了两路SPI的引脚配置，其中SPI1使用PB3/PB4/PB5引脚，SPI2使用PA5/PA6/PA7引脚；2) 提供了完整的初始化函数SPI1_Init()和SPI2_Init()，配置为主模式、8位数据、CPOL=0/CPHA=0、2分频；3) 实现了单字节读写函数SPIx_ReadWriteByte()，以及批量读写函数SPIx_WriteBuf()和SPIx_ReadBuf()；4) 包含软件控制的]]></description><category></category></item><item><title><![CDATA[ATA6812 串行控制引脚]]></title><link>https://blog.csdn.net/wangjie36/article/details/163507791</link><guid>https://blog.csdn.net/wangjie36/article/details/163507791</guid><author>wangjie36</author><pubDate>Wed, 05 Aug 2026 16:08:55 +0800</pubDate><description><![CDATA[摘要：该文档描述了ATA6812数字衰减器的控制方案，采用模拟SPI时序通过PA1~PA3引脚实现串行通信（强制串行模式）。系统通过USART3串口接收0~63的衰减值指令（对应0~31.5dB，步进0.5dB），新增PA0引脚控制锁相环启停。数据格式为8位（D7固定0，低6位有效），发送时需将衰减值N左移1位（例如12.5dB对应0x32）。时序操作包括：LE拉低→逐位发送（CLK上升沿锁存）→LE脉冲（≥30ns）完成设置。文中提供了GPIO初始化代码和核心设置函数，包含ns级延时和位操作实现。]]></description><category></category></item><item><title><![CDATA[SPI时序模拟加载V4 FPGA]]></title><link>https://blog.csdn.net/wangjie36/article/details/163507095</link><guid>https://blog.csdn.net/wangjie36/article/details/163507095</guid><author>wangjie36</author><pubDate>Wed, 05 Aug 2026 15:52:49 +0800</pubDate><description><![CDATA[4，selectmapCheck(){  while(1)  }   //发完数据监测DONE信号。2，selectmapStart    //参考上面INIT线。3，selectmapSendFile  //单纯只发送数据。，专门给 SelectMAP 使用，原有。保留给 W25Q64 / 其他设备用。等待INIT拉高为止才继续开始。如果你硬件没法改引脚，]]></description><category></category></item><item><title><![CDATA[GD32 DMA SPI搬运数据参数配置]]></title><link>https://blog.csdn.net/wangjie36/article/details/163393821</link><guid>https://blog.csdn.net/wangjie36/article/details/163393821</guid><author>wangjie36</author><pubDate>Sat, 01 Aug 2026 14:29:11 +0800</pubDate><description><![CDATA[摘要： 本文详细介绍了基于GD32E10x系列MCU的SPI1接口DMA通信实现方案。主要内容包括：1）外设时钟配置(rcu_config)仅开启SPI1和DMA0时钟；2）GPIO配置(gpio_config)设置SPI1引脚为复用推挽输出和浮空输入；3）DMA通道配置(dma_config)使用DMA0_CH3/CH4实现SPI1全双工通信，并启用循环模式；4）SPI主机模式配置(spi_config)设置为8位全双工，软件NSS控制；5）提供了两种数据传输方式：DMA批量传输(spi_dma_pack]]></description><category></category></item><item><title><![CDATA[IO时序模拟JTAG加载V4 FPGA]]></title><link>https://blog.csdn.net/wangjie36/article/details/163392759</link><guid>https://blog.csdn.net/wangjie36/article/details/163392759</guid><author>wangjie36</author><pubDate>Sat, 01 Aug 2026 14:06:13 +0800</pubDate><description><![CDATA[该代码实现了基于SelectMAP接口的FPGA配置流程。主要功能包括：1）初始化GPIO引脚（数据线、控制线、状态线）；2）启动配置流程，通过PROG信号复位FPGA并等待INIT信号拉高；3）通过模拟时钟信号逐位发送配置数据；4）配置完成后检查DONE信号状态确认配置成功。整个过程通过软件模拟CCLK时钟信号，实现了SelectMAP接口的时序控制，支持二进制配置文件的传输和状态监测。]]></description><category></category></item><item><title><![CDATA[MDK生成bin文件]]></title><link>https://blog.csdn.net/wangjie36/article/details/163354882</link><guid>https://blog.csdn.net/wangjie36/article/details/163354882</guid><author>wangjie36</author><pubDate>Fri, 31 Jul 2026 09:30:13 +0800</pubDate><description><![CDATA[在Realview MDK开发环境中，默认生成.axf和.hex文件，但用户常需转换为.bin格式以兼容现有工具。本文介绍了使用RVCT开发套件中的fromelf.exe转换工具实现该转换的方法。具体步骤包括：1）配置Output生成可执行文件（如aa.axf）；2）在User配置中添加转换命令：&quot;C:\Keil\ARM\BIN40\fromelf.exe --bin -o D:\1\out\33.bin D:\1\out\aa.axf&quot;，指定输入文件和输出路径。文章还建议先了解from]]></description><category></category></item><item><title><![CDATA[单片机时钟树]]></title><link>https://blog.csdn.net/wangjie36/article/details/163354690</link><guid>https://blog.csdn.net/wangjie36/article/details/163354690</guid><author>wangjie36</author><pubDate>Fri, 31 Jul 2026 09:23:22 +0800</pubDate><description><![CDATA[ARM AMBA架构微控制器采用AHB、APB2、APB1三级总线域实现分层时钟管理。AHB作为核心高速总线，连接CPU、内存等关键部件；APB2负责高速外设（如USART1、ADC）；APB1管理低速外设（如I2C、通用定时器），时钟频率通常减半。三域通过桥接器级联，支持独立时钟配置，在保证核心性能的同时优化功耗。典型应用如STM32F1系列，将不同速率外设合理分配到对应总线域，有效解决&quot;快慢拖沓&quot;问题，实现性能与能效的平衡。]]></description><category></category></item><item><title><![CDATA[EtherCAT PDO 与 CoE 核心区别]]></title><link>https://blog.csdn.net/wangjie36/article/details/163185589</link><guid>https://blog.csdn.net/wangjie36/article/details/163185589</guid><author>wangjie36</author><pubDate>Sat, 25 Jul 2026 10:09:08 +0800</pubDate><description><![CDATA[【摘要】CoE（CANopen over EtherCAT）是运行在EtherCAT总线上的CANopen协议规范，包含PDO（过程数据对象）、SDO（服务数据对象）、对象字典等整套机制。PDO作为CoE的组成部分，专门处理周期性实时数据（如转速、位置等），而SDO负责非周期参数配置。EtherCAT是物理层协议，CoE是其常用应用层协议之一。实际开发中，PDO通过FMMU映射实现周期自动通信，完整的CoE功能还包含SDO读写、NMT状态机等。两者关系可类比快递系统：CoE是整套物流规则，PDO是定时派送服]]></description><category></category></item><item><title><![CDATA[Cadence virtuos安装教程]]></title><link>https://blog.csdn.net/wangjie36/article/details/162148205</link><guid>https://blog.csdn.net/wangjie36/article/details/162148205</guid><author>wangjie36</author><pubDate>Sat, 20 Jun 2026 15:16:24 +0800</pubDate><description><![CDATA[本文详细介绍了在Ubuntu 18.04系统上安装Cadence Virtuoso IC617及MMSIM的完整流程。主要内容包括：1）系统环境准备（安装JDK及相关依赖包）；2）通过创建软链接和修改系统文件实现RedHat环境兼容；3）共享目录文件操作与分卷压缩包合并解压技巧；4）使用InstallScape工具的安装步骤详解，包括权限处理和配置选项。特别提醒需注意系统兼容性处理（如创建redhat-release文件）和分卷压缩包的特殊解压方法（cat合并）。整个安装过程涉及大量Linux命令操作，需特]]></description><category></category></item><item><title><![CDATA[导出芯片分层图]]></title><link>https://blog.csdn.net/wangjie36/article/details/162140881</link><guid>https://blog.csdn.net/wangjie36/article/details/162140881</guid><author>wangjie36</author><pubDate>Sat, 20 Jun 2026 10:24:38 +0800</pubDate><description><![CDATA[不能直接打开：Virtuoso 无法双击读取.dsn（Capture）、.brd（Allegro）原生工程；有限互通：只能通过网表 / EDIF中转电路连接，PCB 板层、半导体工艺图层无法互相转换；版图图层隔离：你做软著 / 布图登记的晶圆工艺层（IS/M1/GH/MESA）仅 Virtuoso 独有，Capture/Allegro 不存在对应图层，无法导出同款分层清单；协同特例：仅 Virtuoso SDP 可导入 Allegro封装基板，普通 PCB 电路板不支持完整图层转换。]]></description><category></category></item><item><title><![CDATA[四个点扫描举例]]></title><link>https://blog.csdn.net/wangjie36/article/details/161509207</link><guid>https://blog.csdn.net/wangjie36/article/details/161509207</guid><author>wangjie36</author><pubDate>Fri, 29 May 2026 10:34:43 +0800</pubDate><description><![CDATA[文章摘要： 本文介绍了一种用于高轨卫星跟踪的圆锥扫描天线控制系统，采用四点扫描方案简化运算（0°/90°/180°/270°相位采集），结合变幅扫描策略（大偏差时增大摆幅）。系统通过卡尔曼滤波抑制RSSI信号噪声，采用增量式PID控制实现闭环调节，支持多通道信标融合与惯导组合导航。代码实现了两种扫描模式（全点连续扫描/四点扫描），包含高斯信号模型模拟、相位加权解调误差计算、PID控制限幅保护及机械限位处理。关键参数包括扫描半角（0.3°~1.5°）、周期（2~5s）和PID调参顺序（P→I→D）]]></description><category></category></item><item><title><![CDATA[使用GD32实现JTAG功能]]></title><link>https://blog.csdn.net/wangjie36/article/details/161486542</link><guid>https://blog.csdn.net/wangjie36/article/details/161486542</guid><author>wangjie36</author><pubDate>Thu, 28 May 2026 15:02:41 +0800</pubDate><description><![CDATA[本文档实现了一个基于GD32E103的JTAG接口驱动，用于控制Xilinx Zynq器件。主要内容包括：1) 定义了JTAG接口的TCK、TMS、TDI、TDO引脚配置；2) 实现了基本的JTAG操作函数，包括引脚初始化、电平读写、时钟脉冲生成和复位操作；3) 提供了位级和数据级的JTAG通信函数；4) 实现了Xilinx Zynq专用的IDCODE读取功能。该驱动通过GPIO模拟JTAG时序，支持对目标器件进行基本控制和调试操作。]]></description><category></category></item><item><title><![CDATA[紫光同创PDS安装]]></title><link>https://blog.csdn.net/wangjie36/article/details/161279902</link><guid>https://blog.csdn.net/wangjie36/article/details/161279902</guid><author>wangjie36</author><pubDate>Thu, 21 May 2026 11:59:12 +0800</pubDate><description><![CDATA[摘要：PDS设计套件是紫光同创推出的FPGA集成开发环境，支持从RTL到比特流的设计流程。安装时需注意：解压路径不含中文/特殊字符，关闭杀毒软件，按向导完成主程序安装（默认路径C:\pango\PDS_2022.2-SP4.2-ads）。安装后需选择性安装USBCableDriver和ParallelPortDriver驱动（路径分别为\driver\dp-chooser.exe和\parellel_driver\Win32\InstallDriver.exe）。]]></description><category></category></item></channel></rss>