北京工业大学计算机组成,GitHub - WuSiYu/mips-proj5: 5级流水线MIPS-lite微系统（北工大计组课设）...

北工大-计算机组成原理课设

2020年7月，北京工业大学，大二下计算机组成原理，99/100分课设存档

5级流水线MIPS-lite微系统，转发式流水线，当且仅当load-use冒险或控制冒险时插入一个流水线空泡

包含CP0，仅实现外部中断功能

按照学校课设要求，ALU加减法溢出后会向$30寄存器最低位写1

4个简单外部设备：始终计数器，调试输入，调试输出，双功能定时器

地址空间：

RAM: 0x00000000 ~ 0x00002fff 12k

ROM: 0x00003000 ~ 0x00004fff 8k, PC起始地址0x00003000, 中断入口0x00004180

BUS: 0x00007800 ~ 0x00007fff device 0-7, 256 Byte pre device

设计框图：

测试流程：

使用MARS编写或打开测试汇编程序(*.asm)

使用MARS汇编并导出为Hexadecimal Text格式，存入dump.txt

运行dump2code.py，将dump.txt转换为Modelsim的格式，产生code.txt

将code.txt改为你喜欢的名字，并修改test_microsystem.v以指定该文件为引导代码或中断服务程序代码

在Modelsim中运行test_microsystem.v的仿真(选择不优化