航电改考计算机组成原理,电路与计算机组成原理试题(2001年.doc

本文提供了2001年和2002年北京航空航天大学数字电路与计算机组成原理考试试题的详细内容,包括逻辑函数化简、时序电路分析、存储器设计、指令系统设计、数据传输率计算以及余3码加法运算部件的设计等。题目涵盖逻辑门电路、组合逻辑电路、时序逻辑电路、存储器组织、指令格式设计等多个核心概念。
摘要由CSDN通过智能技术生成

北京航空航天大学数字电路与计算机组成原理试题(2001年)

一、(3’+4’+3’)

1)用卡诺图化简下列逻辑函数:

其约束条件为:C(D=1

2)一个3:8译码器构成的逻辑电路如图1所示,写出逻辑函数F1、F2的表达式。

图1

3)试分析图2所示电路的逻辑功能,并与基本RS触发器的逻辑功能进行比较。

图2

二、(10’)分析图3所示的异步时序电路:

1)作出状态转移表;

2)说明电路完成的功能。

图3

三、(10’)

投币式复印机有一个输入口X接受0.1元的硬币,有三个按钮A、B、C控制复印的尺寸。复印不同的尺寸应投入不同数量的硬币:B5为0.3元,A4为0.4元,A3为0.5元。分别由相应的输出Y1、Y2、Y3控制复印机的复印尺寸。请用D触发器实现该电路。

四、(2’x5)

1.决定指令执行顺序的寄存器是________________,而记录指令执行结构的状态的寄存器________________。

2.由16K×4的SDRAM芯片组成的RAM,其刷新地址计数器为________________位。

3.由5个9GB的硬盘组成一个RAID5,其有效的存储容量为________________。

4.补码乘法的基本等式是:[A×B]补=________________。

5.构造一个具有14位地址和8位字长的存储器,需要_______________个1K×1的存储芯片。

五、简单回答题(5’x4)

画出控制器的一般结构框图,并结合指令的执行过程阐述各部件的作用。

2.总线的同步控制和异步控制有何区别?比较它们的优缺点。

3.简述DMA接口的基本组成。

4.一台磁盘机,知其有10个盘面,100个柱面,总容量为3200K字节,磁盘旋转一周的时间为25ms,每个磁道分4个区,区与区之间有一个间隙,磁头通过每个间隙需要1.25ms。请计算该磁盘机的数据传输率。

六、(15’)

某计算机系统主存大小为32K字,高速缓存大小为4K字,采用列(组)相联地址映射方式,每列含4块,每块大小64个字。假定高速缓存开始为空,CPU从主存地址单元0开始按顺序依次读取4352个字。重复次过程共10次。若高速缓存的速度是主存的10倍,且采用LRU替换算法。

七、(10’)

某机内存64KB,CPU内部有8个16位通用寄存器(其中4个又可以当成8个8位通用寄存器)。该机指令系统有64条指令,全部为地址指令,且必有一个操作数在寄存器中。指令采用下列寻址方式:

(1)寄存器直接寻址

(2)寄存器间接寻址(用16位寄存器)

(3)存储器直接寻址

(4)变址寻址(用任意16位寄存器做变址寄存器,位移量16位)

要求:

1.设计适合该计算机的指令格式,并画出各种类型的指令格式示意图。

写出各种寻址方式计算有效地址的表达式。

八、(15’)

余3码十进制加法运算的基本规则是:两个十进数的余3码相加,当本位和产生进位时,其本位和应做加3修正;当本位和不产生进位时,其本位和应做减3修正。请设计一个完成两个一位十进制数余3码加法运算的运算部件。假定两个一位十进制数的余3码已分别存放在寄存器R0和R1中,常数3也存放在寄存器R2中,和的个位存放到寄存器R3中,和的十位舍弃不管。寄存器均为4位,要求:

画出该运算部件的逻辑框图,并定义个数据通路上的微操作。

设计一个微程序控制其控制该运算部件完成上述余3码加法运算(写出运算微操作流程,定义微指令格式,写出微程序编码)。

北京航空航天大学数字电路与计算机组成原理试题(2002年)

一、填空题(2’x5)

1.数字信号有__________和__________两种形式。

2.逻辑代数有__________、__________和__________三种基本运算。

3.TTL三态门的三种可能输出状态是_________、_________和_________。

4.设计多输出组合电路时,只有充分考虑________,才能使电路达到最简。

5.Mealy型时序逻辑电路的输出是__________的函数,Moore形式需逻辑电路的输出是__________的函数。

二、判断改错题(2’x3)

判断下列各题的正误,正确的在括号内记“(”,错误的在括号内记“(”并改正。

1.基本R-S触发器的次态方程是Q(n+1)=S+RQ,约束方程是R+S=1。( )

2.同步逻辑电路设计中,状态编码采用相邻编码是为了消除电路中的竞争。( )

3.电平异步时序电路不允许两个或两个以上的输入同时为1。( )

三、(8’)

分析并化简题三图所示电路,说明该电路功能,并改用D触发器作为存储元件,实现其功能。

题三图

四、(6’)

分析题四图所示时序电路,说明该逻辑电路的功能(本电路未连接的输入端均按输入逻辑“1”理解)。

题四图

五、选择题

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值