FILO微型计算机,微机原理第二章8086微处理器

微机原理第二章8086微处理器

(50页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

14.90 积分

第二章 8086微处理器,§1微处理器概述 §2 Intel 8086的编程结构 §3 8086的系统配置 §4 8086的操作和时序 §5 Intel高档微处理器,§1 微处理器概述,一、微处理器的主要功能 二、微处理器的一般编程结构 三、微处理器的主要性能指标,微型计算机系统,,,主机,外设,,三总线,微处理器的主要功能,微处理器通常称为CPU CPU=运算器+控制器+寄存器 微处理器的基本功能： 算术和逻辑运算 保存少量数据 与存储器和外设交换数据 对指令进行译码并执行指令 提供整个系统所需要的定时与控制信号 响应其它部件发来的中断请求,,,处理器,,微处理器一般编程结构,微处理器的主要性能指标,§2 8086微处理器,· 16位处理器,· 16根数据线和20根地址线,· 可对位、字节、字、字节串、字串、BCD码等数据类型进行处理,· 供电电源+5V,· 单相时钟，时钟频率5MHz,8086微处理器概况：,一、8086的编程结构 二、8086的存储器组成 三、 8086的周期 四、 8086的引脚功能 五、8086CPU的特点,,8086CPU的编程结构,,,,外部总线(三总线),,,EU,BIU,,,内存,,,,,,,,,,,,,,,组成,功能,工作,(一)8086CPU的组成与功能,,1. 8086CPU的组成,CPU,EU,BIU,,16位通用寄存器组 (AX、BX、CX、DX、SP、BP、SI、DI) 算术逻辑单元——ALU EU控制器 标志寄存器——FR,,段寄存器组 (CS、DS、SS、ES) 指令指针——IP 地址加法器 指令队列 总线接口控制逻辑,2. 功能,EU ：,翻译和执行指令； 存放少量数据 。,BIU ：,从存储器中预取6字节指令 并排队 ； 在地址加法器中形成20位的地址 信号 ； 产生总线信号 。,,,3. 工作过程,当程序为顺序程序时，EU和BIU可以不同步地并行工作。,遇到控制转移指令，指令队列自动清空，BIU重新将另一段指定程序的指令按顺序取到指令队列中。,,8086CPU的编程结构,,,,外部总线(三总线),,,EU,BIU,,,内存,,,,,,,,,,,,,,,(二) CPU寄存器 通用数据寄存器：存放一般数据(可将高8位与低8位分开独立使用) 寄存器名 隐含用法(在某些指令中) AX(AH，AL) 累加器 BX (BH，BL) 基址寄存器 CX (CH，CL) 计数器 DX (DH，DL) 数据寄存器 2 堆栈指针寄存器SP：存放堆栈栈顶的偏移地址 堆栈基址寄存器BP：存放堆栈的偏移地址,堆栈： 存储器一个连续区域。这个区域数据的存取原则为：先进后出(FILO)，即从栈底开始存放，从栈顶取信息。一般存放暂时不用的信息。,栈底,SP始终指向栈顶,栈底：堆栈的最低部,栈顶：最后放进的信息所在地址,SP=FFFEH,栈顶,栈顶,栈顶,源变址寄存器SI：存放源数据串偏移地址 目的变址寄存器DI：存放目的数据串偏移地址,SI+1,DI+1,每传一个数，SI、DI的内容分别加1,SI+1,DI+1,标志寄存器FR：,状态标志(由运算结果来影响),进位标志CF 奇偶标志PF 辅助进位标志 AF 零标志 ZF 符号标志SF 溢出标志OF=CF?CP,控制标志(由程序编写时置入),方向标志DF 中断标志IF 跟踪标志TF,1 0 0 1 , 1 0 1 0,0 1 0 1 , 1 0 0 1,1 0 1 1 , 1 1 1 1,1001，1010B＋1011，1111B＝？,CF=1,PF=1,AF=1,ZF=0,SF=0,指令指针IP：存放下一条要执行指令的偏移地址,8 段寄存器：CS、DS、SS、ES ，用来存放段基值,二、 8086的存储器组织,1 . 存储器的物理地址 CPU将所管理的存储器地址空间按顺序编排的地址——物理地址(实际地址),XXXX0H,段基值,2. 逻辑段,,分段原则： (1)每个段最长64K字节，段内地址是连续的，段与段之间可以是连续的，也可以是分开的或重叠的。 (2)段的首地址必须能被16整除。,段基值：段首地址的高16位(无符号数)。 段内偏移地址：逻辑段内任一地址单元相对于该段首地址的偏移量(无符号数)。,,3. 逻辑地址与物理地址,物理地址：实际地址。 逻辑地址：段基值：偏移地址 (程序中使用的16位二进制地址) 例如：3000H：2000H,物理地址=段基值*16+段内偏移地址 任一逻辑地址可唯一的对应一个物理地址，而任一个物理地址却不一定对应一个逻辑地址。,段寄存器：,CS：存放正在被访问的代码段的段基值 DS ：存放正在被访问的数据段的段基值 SS ：存放正在被访问的堆栈段的段基值 ES：存放正在被访问的附加段的段基值,,信息按种类分段存放： 程序信息放在代码段中；数据信息放在数据段或附加段中； 堆栈信息放在堆栈段中,段寄存器与约定寄存器组合指向存储单元的示意,4. 8086的存储器结构,(1 ) 按字节组织(一个单元存放一个字节) 字的存放, 低8位在前, 高8位在后,连续存放 低 8位在 偶地址 — 称为字对准存放 低 8位在 奇地址 — 称为字不对准存放 (2 )8086存储器分体 1M内存分为512K两个存储体 一个为偶存储器(存放低位字节), 另一个为奇存储器).,,,三、 8086的周期,时钟周期Ｔ： CPU的基本时间周期，它由计算机主频决定 总线周期：CPU对内存或I/O接口进行一次读/写的操作称做执行一个总线周期 一个总线周期＝4Ｔ＋ｎTW状态，,四、 8086的引脚功能,RD,HOLD(RQ/GT,0,),HLDA(RQ/GT,1,),WR(LOCK),M/IO(S,2,),DT/R(S,1,),DEN(S,0,),ALE(QS,0,),INTA(QS,1,),TEST,READY,RESET,,,,,,,,,,,,,,,,,,,1 40,2 39,3 38,4 37,5 36,6 35,7 34,8 33,9 32,10 31,11 30,12 29,13 28,14 27,15 26,16 25,17 24,18 23,19 22,20 21,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,(一)8086/8088的工作模式 最大工作模式 ： 多CPU工作, MN/MX=0 最小工作模式 ： 单CPU, MN/MX=+5V (二)引脚复用技术 1. 采用分时复用，即同有引脚在同一总线周期的不同时钟周期内其功能不同; 2. 根据工作模式定义引脚功能，同一根引脚在最小模式和最大模式下输出不同的信号。 (三)引脚功能(最小模式) 1. AD15~AD0(16条) 地址/数据复用线 双向 T1时作为地址线 T2~T3时作为数据线,,,,,,,,AD0~AD15,2. AD19~AD16/ S6~S3 地址/状态复用线 输出 三态 T1时 为地址线A19~A16 T2~T3时 为状态线S6~S3 3. BHE/S7 数据高8位允许/状态 输出 三态 T1: BHE 高8位允许信号线 BHE往往与A0相组合使用 T2~T3 : S7 8086未用 4. ALE 地址锁存允许 输出 三态 T1: ALE=1 表明AD总线上是地址信号. 5. DEN 数据允许信号 输出 T2~T3 DEN=0 AD总线上是数据信号 6. DT/R 数据发送/接收控制信号 输出 三态 DT/R= 1 接收 (＝ 0 发送),,,,,,,,10. READY 准备就绪信号 输入 由外部发出, 表示CPU访问的存储器或I/O端口已为传送做好准备 READY= 1 准备就绪 ( ＝ 0 CPU插入等待周期Tw),11. INTR 中断请求 输入 电平触发 12. INTA中断响应信号 输出 13. NMI 不可屏蔽中断请求信号 输入 14. HOLD 总线请求信号 输入 当有其它共享总线的主控设备向CPU请求使用总线 15. HLDA 总线响应信号 输出 例: DMA,,,16. RESET 复位信号 输入 RESET至少要维持4个T的高电平才有效. CPU复位操作为：对FR、IP、DS、ES、SS及指令队列清零, CS=FFFFH。 17. 测试信号 TEST ， 输入 当CPU执行WAIT指令时, 每隔5个时钟周期, TEST进行一次测试, 若TEST测试无效, 则CPU处于踏步等待状态, 直到有效, CPU才继续执行下一条指令. 18. MN/ MX 工作模式选择信号 MN/MX= 1 最小 (＝０ 最大),,,,,,五、8086CPU的特点： 1. 设计了指令队列，EU与BIU的工作既相互独立又相互配合，提高了CPU的工作效率。 存储器采用地址分段管理和奇偶分体连接组织结构，使： 1)指令紧凑； 2)为程序浮动装配创造了条件； 3)可灵活访问字或字节。 3. 采用引脚的复用技术，使芯片引脚数量大为减少，从而减小了芯片的体积。,§3 8086系统配置,最小系统配置,最大系统配置,§4 8086微处理器的操作和时序,8086为了完成自身的功能，需要执行各种操作。8086CPU的主要操作有 ①系统的复位和启动操作； ②暂停操作； ③总线操作； ④中断操作； ⑤最小模式下的总线保持； ⑥最大模式下的总线请求／允许。,复位操作,最小模式读操作,最小模式写操作,最大模式读操作,最大模式写操作,§5 Intel高档微处理器,流水线技术,存储器管理技术,引脚复用技术,,分段,,分页,本章小结,8086CPU的编程结构,8086CPU的系统配置,8086CPU的操作时序,作业,简述8086CPU的构成与工作过程 计算34-89，该运算结束后，FR中状态位分别为什么？ 8086CPU为什么要分段，怎样分段？若现有CS=434EH, DS=12A6H, ES=12A6H, SS=01A6H , IP=01A6H , SP=100H, SI=2000H, DI=5000H,按如下要求计算物理地址并示意出相对位置。 (1)求当前段的段首和段末地址(设每段64K); (2)若下一条指令为数据串传送指令，且DF=0,下一条指令的地址，源数据串的首地址，目的数据串的首地址； (3) 堆栈栈顶指针的地址,4. 什么是8086CPU的最小和最大工作系统。 什么是8086的时钟周期和总线周期，它们之间有什么关系? 8086CPU读/写存储器或I/O接口，用什么控制信号线区别？ 8086CPU为什么要将存储器进行奇偶分体？ 为什么在8086CPU微机系统中地址总线要用地址锁存器产生? 当接到RESET信号时， 8086CPU进行了说明操作？ 10. 请将如下的数据顺序存放到数据段2000H开始的地址单元中。41H，43H，1342H，39H，45AEH，95H，0FDC9A56H，说明哪些是字对准存放，哪些是字不对准存放。, 关 键 词： 微机 原理 第二 8086 微处理器

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。