课中检查完成的题号
评语:
及题数:
课后完成的题号
与题数:
成 自评
95
绩: 成绩:
实验报告
基于 Verilog 语言的运算器和存
实验 日 2015.11.
储器
名称: 期: 4
设计与实现
班 学 姓
张林江
级: 号: 6 名:
一、实验目的:
1 了解运算器的组成结构。
.
2 掌握运算器的工作原理。
.
3 掌握静态随机存储器 RAM 工作特性及数据的读写方法。
.
1
二、实验内容:
运算器内部含有三个独立运算部件,分别为算术、逻辑和移位
1
. 运算部件,要处理的数据存于暂存器A 和暂存器B,三个部件同时
接受来自A 和B 的数据(有些处理器体系结构把移位运算器放于算
术和逻辑运算部件之前,如ARM),各部件对操作数 行何种运算
由控制信号S3…S0来决定,任何时候,多路选择开关只选择三部件
中一个部件的结果作为ALU 的输出。如果是算术运算,还将置
位标志FC,在运算结果输出前,置ALU 零标志。ALU 中所有模块
集成在一片CPLD(MAXII EPM240) 中。
2 存储器(Memory)是现代信息技术中用于保存信息的记忆设备。
. 其概念很广,有很多