一、二进制数的相加
两个二进制数相加时,可以逐位相加。如二进制数可以写成
则从最右边第1位(即0权位)开始,逐位相加,其结果可以写成
其中各位是分别求出的
最后所得的和是
二、半加器电路
1要求
有两个输入端,用于两个代表数字(A0,B0)的电位输入;有两个输出端,用于输出总和S0及进位C1。这样的电路可能出现的状态如图1-1中的表所示,此表在布尔代数中称为真值表。
图1-1 半加器的真值表及电路
2输出与输入之间的关系
(1)考察C1与A0及B0的关系,即可看出这是“与”的关系,即
(2)考察S0与A0及B0的关系,可看出这是“异或”的关系,即
3结论
只有当A0及B0二者相异时,才起到或的作用;二者相同时,则其结果为0。因此,可以用“与门”和“异或门”(或称“异门”)来实现真值表的要求,即可以用逻辑运算处理二进制的加减运算。
三、全加器电路
1要求及实现
全加器电路的要求是:有3个输入端,以输入Ai、Bi和Ci;有2个输出端,以输出Si和Ci+1。其真值表如图1-2所示。由图1-2中的表分析可知,其总和Si可用“异或门”来实现,而其进位Ci+1可用3个“与门”及一个“或门”来实现,其电路图如图1-2所示。
图1-2 全加器的真值表及电路
2判断多输入的“异或门”的输入输出的关系
这里遇到了3个输入的“异或门”问题。判断的方法是:多输入A,B,C,D,…中为1的输入量的个数为零及偶数时,输出为0;为奇数时,输出为1。
四、半加器及全加器符号
半加器符号如图1-3(a)所示,全加器符号如图1-3(b)所示。
图1-3 半加器符号和全加器符号
五、二进制数的加法电路
加法电路由一个半加器与若干个全加器串联组成,末位是一个半加器,其余位是全加器。
设
则可安排的4位的二进制加法电路如图1-4所示。
图1-4 4位的二进制加法电路
A与B相加,写成竖式算法如下
更多资料可百度橙芝学习网或点上面习题详解查看,祝大家考试都能顺利通关,逢考必过,加油!!!