本文详细介绍了8086CPU在复位后的寄存器初始值，以及在总线周期中的数据读写时刻。讨论了地址锁存器和数据总线驱动器的基本逻辑单元，并探讨了8086在不同控制线状态下的数据传输方式。同时，提到了8086的执行单元和总线接口单元的组成，以及IRET指令后的堆栈操作顺序。此外，还涉及了逻辑地址和物理地址的关系以及8086系统中逻辑段的大小。
微机原理第二章练习题和解
微机原理第二章练习题及解
一：单项选择题
8086CPU复位后, 下列寄存器的值为( C )。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFH
C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH
8086CPU复位后, 下列寄存器的值为( C )。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFH
C：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH
当RESET信号为高电平时，寄存器初值为FFFFH的是( A )。
A：CS B：ES C：IP D：BP
地址锁存发生在指令周期的( A )时刻。
A：T1 B：T2 C：T3 D：T4
8086CPU读数据操作在总线周期的( D )时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4
8086CPU写数据操作在总线周期的( D )时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4
8086与外设进行数据交换时，常会在( C )后进入等待周期。
A：T1 B：T2 C：T3 D：T4
计算机中数据总线驱动器采用的基本逻辑单元是( C )。
A：反相器 B：触发器 C：三态门 D：译码器
计算机中地址锁存器采用的基本逻辑单元是( B )。
A：反相器 B：触发器 C：三态门 D：译码器
计算机中地址锁存器的输出信号状态是( B )。
A：单向双态 B：单向三态 C：双向双态 D：双向三态
8086CPU从功能结构上看，是由( D )组成
A：控制器和运算器 B：控制器,运算器和寄存器
C：控制器和20位物理地址加法器 D：执行单元和总线接口单元
执行指令IRET后弹出堆栈的寄存器先后顺序为( D )。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS
下列逻辑地址中对应不同的物理地址的是( C )。
A：0400H：0340H B：0420H：0140H
C：03E0H：0740H D：03C0H：0740H
8086CPU的控制线/BHE = 0，地址线A0 = 0时，有( B )。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送
8086CPU的控制线/BHE = 1，地址线A0 = 0时，有( A )。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送
8086CPU的控制线/BHE = 0，地址线A0 = 1时，有( C )。
A：从偶地址开始完成8位数据传送
B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送
D：从奇地址开始完成16位数据传送
指令队列具有( D )的作用。
A：暂存操作数地址 B：暂存操作数
C：暂存指令地址 D：暂存预取指令
PC386计算机中，CPU进行算术和逻辑运算时，可处理的数据的长度为( D )。
A：8位 B：16位 C：32位 D：都可以
8086系统中，每个逻辑段的多存储单元数为( C )。
A：1MB B：256B C：64KB D：根据需要而定
下列说法中属于最小工作模式特点的是( A )。
A：CPU提供全部的控制信号
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
