异步FIFO空满设计延迟问题

最新推荐文章于 2022-07-08 22:20:36 发布
最新推荐文章于 2022-07-08 22:20:36 发布
阅读量597 收藏 7
点赞数
原文链接：http://www.cnblogs.com/alifpga/p/9684653.html
版权

由于设计的时候读写指针用了至少两级寄存器同步，同步会消耗至少两个时钟周期，势必会使得判断空或满有所延迟，这会不会导致设计出错呢？

异步FIFO通过比较读写指针进行满空判断，但是读写指针属于不同的时钟域，所以在比较之前需要先将读写指针进行同步处理。

将写指针同步到读时钟域再和读指针比较进行FIFO空状态判断，因为在同步写指针时需要时间，而在这个同步的时间内有可能还会写入新的数据，因此同步后的写指针一定是小于或者等于当前实际的写指针，所以此时判断FIFO为空不一定是真空，这样更加保守，一共不会出现空读的情况，虽然会影响FIFO的性能，但是并不会出错，同理将读指针同步到写时钟域再和写指针比较进行FIFO满状态判断，同步后的读指针一定是小于或者等于当前的读指针，所以此时判断FIFO为满不一定是真满，这样更保守，这样可以保证FIFO的特性：FIFO空之后不能继续读取，FIFO满之后不能继续写入。总结来说异步逻辑转到同步逻辑不可避免需要额外的时钟开销，这会导致满空趋于保守，但是保守并不等于错误，这么写会稍微有性能损失，但是不会出错。

大多数情形下，异步FIFO两端的时钟不是同频的，或者读快写慢，或者读慢写快，慢的时钟域同步到快的时钟域不会出现漏掉指针的情况，但是将指针从快的时钟域同步到慢的时钟域时可能会有指针遗漏。以读慢写快为例，进行满标志判断的时候需要将读指针同步到写时钟域，因为读慢写快，所以不会有读指针遗漏，同步消耗时钟周期，所以同步后的读指针滞后（小于等于）当前读地址，所以可能满标志会提前产生，满并非真满。

进行空标志判断的时候需要将写指针同步到读指针 ，因为读慢写快，所以当读时钟同步写指针的时候，必然会漏掉一部分写指针，我们不用关心那到底会漏掉哪些写指针，我们在乎的是漏掉的指针会对FIFO的空标志产生影响吗？

比如写指针从0写到10，期间读时钟域只同步捕捉到了3、5、8这三个写指针而漏掉了其他指针。当同步到8这个写指针时，真实的写指针可能已经写到10 ，相当于在读时钟域还没来得及觉察的情况下，写时钟域可能偷偷写了数据到FIFO去，这样在判断是空的时候会出现不是真正空的情况，漏掉的指针也没有对FIFO的逻辑操作产生影响。

版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA极客空间 微信公众号

扫描二维码关注杭州卿萃科技FPGA极客空间

 

转载于:https://www.cnblogs.com/alifpga/p/9684653.html

weixin_30367945
关注
  • 0
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
一种消除异步电路亚稳态的逻辑控制方法
10-19
亚稳态是异步电路和异步FIFO 设计中的常见问题,将异步信号同步化的几种常用方法虽能大大将降低亚稳态发生的概率, 但无法 根除! 亚稳态的发生。本文提出的半拍错位同步法!, 通过附加的带异步复位端的D 触发器和高频时钟, 将异步时钟分别同步到高频时钟的上升沿和下降沿, 使得过于接近的异步时钟在时间上拉开一定的间隔, 只要选择适当的延迟时间和高频时钟, 便能彻底消除亚稳态的发生, 在航天航空、军事等对要求高可靠数据传递的应用领域具有广阔的应用前景。
异步FIFO
luxinwylive的博客
08-18 718
module fifo ( input wclk , rclk , w_en , r_en , rst_n, input [Wsize-1:0] wdata, output fifo_full , fifo_empty, output [Wsize-1:0] rdata ); param...
FIFO相关问题汇总（一）
weixin_44590534的博客
06-28 1112
FIFO相关问题汇总
FPGA小白养成记--FIFO实验
m0_49256296的博客
08-16 1952
FIFO意为先进先出，而在FPGA中使用的FIFO一般指的是对数据的存储具有先进先出的特性的一个缓存器，其作用自然是缓存数据，或者用于跨时钟域的信号传递。 但是有个很重要的地方需要注意，它和RAM或ROM有着一个很重要的区别：没有外部读写地址线，而是采用顺序写入数据，顺序读出数据的方式，使用起来虽然很方便，但是缺点也就是没有办法像RAM或者ROM一样可以由地址线决定读取或写入某个指定的地址。 1.设计思路 那么我们大概需要两个模块，一个顶层模块，一个fifo的读写模块。顶层模块不用多说，fifo的读写模块中
FPGA-ip核学习笔记：FIFO
lanzhishao的博客
03-10 847
FPGA-ip核学习笔记：FIFOFIFOFIFO的时钟FIFO写入模块代码解析 根据达芬奇pro的指导书写的一些学习笔记，方便后续查阅复习。 FIFO FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先 进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递。 RAM和ROM可以在外部设定地址线，选择需要读写的位置，但是FIFO只能采取顺序写入数据的方式。 FIFO的时钟 FIFO分为同步
【异步FIFO的一些小事·3】异步FIFO中指针走线延时的一些思考
moon9999的博客
08-09 1218
前言 【异步FIFO的一些小事·2】异步FIFO中异步走线延时约束的一些思考 上一篇博客中主要讨论的是不需要进行跨异步的数据总线路径延时的约束，这一篇继续探讨下一个问题：走线延时太大会影响性能，要用多深的fifo才能避免由异步fifo本身引起的数据反压断流呢，尤其在慢时钟跨异步到快时钟的场景下？ FIFO深度计算 想象一下，数据由慢时钟跨异步到快时钟，写入后wr_ptr在本端打了一拍，跨异步打了三拍到了读侧，对面识别到后读取数据，读指针在本端打了一拍，跨异步打了三拍到写侧，这样写侧才知道了有一.
smart-queue:受现实生活启发的具有票务系统的通用“延迟”FIFO 队列
06-01
智能队列受现实生活启发，具有票务系统的通用“延迟” FIFO 队列。该hows和whys 大多数队列模块，至少那些我能找到的模块，假设您已经对数据进行了排序并准备将其推送到存储中，但情况并非总是如此，尤其是在异步...
一种改进的GALS异步包装电路 (2011年)
06-17
采用通用的数字ASIC设计流程,在仅使用已有标准单元的情况下,提出了一种新的基于FIFO的异步包装。通过此包装电路,实现了一个信号传输只需2步操作,提高了通信吞吐率。实验结果表明该包装电路在吞吐率和延迟上获得了...
wConsequence:先进的同步机制。 异步例程可以使用Consequence来包装延迟的结果，它允许对此类例程进行分类，如输出而不是输入的回调，从而提高了程序的可分析性。 结果可用于使队列互斥地访问资源
03-16
在任何特定时刻，一个或另一个队列可能为空或已满。 仲裁算法会尽快为竞争对手提供资源。 资源有2种：常规资源和错误资源。 与Promise不同，Consequence更具可定制性，可以解决Promise无法解决的工程问题。 但是要...
双端口RAM实现两路数据的延时
04-30
代码主要介绍一下使用双端口RAM实现延时的过程。（。。。fifo是 first input first output 的缩写，即先进先出队列，fifo...异步fifo相比同步fifo来说，设计更加复杂一点。本文中讲述的是同步fifo的一种设计方法。）
基于FPGA和FIFO的信号延时系统设计
08-07
结合短波通信的原理，介绍了短波多径传输延时效应，提出了一种全新的信号延时模拟 方法，该方法基于FPGA和FIFO，测试结果表明其能满足设计要求。
FPGA之FIFO设计（二）
I AM BACK
10-29 9342
异步FIFO在ISE下有两种生成方法：          法一：使用
异步fifo的设计(FPGA)
塔克拉玛与大兴安岭的博客
04-14 1464
本文首先对异步 FIFO 设计的重点难点进行分析 最后给出详细代码 一、FIFO简单讲解 FIFO的本质是RAM， 先进先出 重要参数： fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位宽） FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同 同步FIFO用的少，可以作为数据缓存 异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情...
【FPGA】：ip核---fifo
weixin_43778388的博客
07-08 1253
fifo
关于异步FIFO的时钟同步问题分析
weixin_43909615的博客
07-23 1822
1.时钟同步原理 通过增加两个寄存器来实现时钟同步 对于fifo来说，无论是写地址在读时钟下同步，还是读地址在写时钟下同步，被同步地址都会是延迟两个时钟周期之前的地址，所以在进行比较判断的时刻，参与判断的同步地址总是小于等于当前时刻的真实地址。那么， 对于判断满信号full，由于满信号判断条件为写地址是否追上读地址，即rd_addr - wr_addr == 0, 在判断条件中，rd_addr 应该是领先的一方，否则将会出现超前写数据的情况，所以应该将读地址同步到写时钟下。同步后的判断条件则变为：rd
IP核使用注意事项
yuzhuozhiren的博客
11-04 330
FIFO IP使用注意事项 1、新写入的1个数据，不能在下个时钟立即读出，至少需要等待4个时钟周期。 2、fifo读read latency为1，表示读数据有效比读使能晚1个clk。 fifo读read latency为2，表示读数据有效比读使能晚1个clk。 3、fifo的read count和write count相对于读写使能，是有几个clk延迟的。 ...
【FIFO】异步 FIFO 设计
记录学习历程
06-05 4973
异步 FIFO 指一种 FIFO 设计，其中数据值从一个时钟域写入 FIFO 缓冲区，而数据值从另一个时钟域的同一 FIFO 缓冲区读取，其中两个时钟域彼此异步。异步 FIFO 用于将数据从一个时钟域安全地传递到另一个时钟域。本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节。
异步FIFO设计（Verilog）
沧海一升的博客
06-28 8324
FIFO（First In First Out）是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出（后进后出）。其实，多位宽数据的异步传输问题，无论是从快时钟到慢时钟域，还是从慢时钟到快时钟域，都可以使用 FIFO 处理。
FIFO设计中的注意问题与技巧
emperor_strange的博客
03-01 2324
FIFO：先入先出，无地址
异步fifo sdc
最新发布
08-24
异步 FIFO (First-In First-Out) SDC (Synopsys Design Constraints) 是用于描述和约束异步 FIFO 接口的设计约束文件。异步 FIFO 是一种用于数据传输的特殊接口，其读写操作是异步的，意味着读写数据的时钟信号并不...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值