JTAG and Boundary Scan(zz)

[转] IEEE Standard 1149.1——Test Access Port and Boundary-Scan Architecture

zz: http://blog.sina.com.cn/s/blog_609c0f3e0101dian.html

标签： jtag

分类： JTAG

1． 简介

JTAG(J oint Test Action Group，联合测试行动小组)是1985年制定的检测PCB和IC芯片的一个标准，后来逐步发展用于支持其他功能，如ATPG(automatic test pattern generation)和BIST(built-in self-test)等。 1990年被修改后成为IEEE的一个标准，即IEEE1149.1-1990，2001年jtag对此标准进行了更新。IEEE 1149.1标准就是由JTAG这个组织最初提出的，最终由IEEE批准并且标准化的。所以，这个IEEE 1149.1这个标准一般也俗称JTAG调试标准。此外，JTAG还推出了如1149.4（用于数模混合电路）、1149.7（减少了测试引脚）等电路。

JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port 测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable 在线编程），对FLASH等器件进行编程。

2. Boundary-Scan 边界扫描

边界扫描技术的基本 思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器 （Boundary-Scan Register Cell）。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信 号的观察和控制。对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载倒该管脚中去；对于芯片的输出管脚，也可以通过与之相连的 边界扫描寄存器“捕获”（CAPTURE）该管脚上的输出信号。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何 影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起 来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可 以方便的观察和控制处在调试状态下的芯片。

利用边界扫描链可以实现对芯片的输入输出进行观察和控制。下一个问题是：如何来管理和使用这些边界扫描链？对边界扫描链的控制主要是通过TAP （Test Access Port）Controller来完成的。在下一个小节，我们一起来看看TAP是如何工作的。

3. TAP（TEST ACCESS PORT）

在上一节，我们已经简单介绍了边界扫描链，而且也了解了一般的芯片都会提供几条边界扫描链，用来实现完整的测试功能。下面，我将逐步介绍如何实现扫描链的控制和访问。

在IEEE 1149.1标准里面，寄存器被分为两大类：数据寄存器(DR－Data Register)和指令寄存器(IR－Instruction Register)。边界扫描链属于数据寄存器中很重要的一种。边界扫描链用来实现对芯片的输入输出的观察和控制。而指令寄存器用来实现对数据寄存器的控 制，例如：在芯片提供的所有边界扫描链中，选择一条指定的边界扫描链作为当前的目标扫描链，并作为访问对象。下面，让我们从TAP(Test Access Port)开始。

TAP是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器（DR）和指令寄存器（IR）。对整个TAP的控制是通过TAP Controller来完成的。TAP总共包括5个信号接口TCK、TMS、TDI、TDO和TRST ：其中4个是输入信号接口和另外1个是输出信号接口，其中TRST是可选信号，其余均为必选信号。一般，我们见到的开发板上都有一个JTAG接口，该JTAG接口的主要信号接口就是这5个。下面，我先分别介绍这个5个接口信号及其作用。