verilog if语句

最新推荐文章于 2024-05-16 09:18:17 发布
最新推荐文章于 2024-05-16 09:18:17 发布
阅读量5.9k 收藏 2
点赞数 1
原文链接：http://www.cnblogs.com/ahead-liuyayong/p/9888785.html
版权

a.基本形式

1） if（表达式）

语句1；

2）if（表达式）

语句1；

else

语句1

3） if（表达式1）

语句1；

else   if（表达式2）

语句2；

else   if（表达式3）

语句3；

….

else   if（表达式m）

语句m；

else

语句n;

b.优先级

if语句是有优先级的，第一个if优先级最高，最后一个else优先级最低。

对于形式2）、3）而言，if只执行其中的一条判断后面的语句，一旦有条件满足，则整个if语句都将结束；即当某一条件为真时，执行其后语句，后面的条件就不会判断了，结束if语句。

转载于:https://www.cnblogs.com/ahead-liuyayong/p/9888785.html

weixin_30417487
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Verilog语言之结构语句：if、case
孜孜不倦
05-20 1万+
if语句 一个if语句通常可以创造出一个2选1选择器，当条件为真时选择一个输入，为假时选择另一个。 always @(*) begin if (condition) begin out = x; end else begin out = y; end end 这等同于连续性赋值语句的条件运算符： assign out ...
Verilog 语句特点
08-08
对于初学者来说，理解Verilog的语句特点至关重要，因为它直接影响到设计的正确性和可读性。以下是对标题和描述中提到的知识点的详细解释： 1. **并行执行**： Verilog中的`always`和`assign`语句所描述的逻辑是...
verilog 中if....else语句以及case语句详细理解
热门推荐
芒果爱火锅的博客
07-10 3万+
1、if else： （1）if（表达式）语句； （2）if（表达式） 语句一 else 语句二 （3）if（表达式1） 语句一； else if（表达式2） 语句2； else if（表达式3） 语句3； else if（表达式4） 语句4； #语句使用要点： （1）条件语句必须在过程块中使用。所...
Verilog基础语法——条件语句if-else与case
最新发布
qq_42224089的博客
05-16 1560
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。
Verilog代码规范（五） -- if & case语句
zhoujianjayj的博客
05-11 1万+
if语句优先级由上而下，越靠近下面的输入在综合时越靠近输出：（不允许if并列写法） Example always @(*) begin if(sel_A) Data_out = Data_A; if(sel_B) Data_out = Data_B; if(sel_C) Data_out = Data_C; end 注：不推荐上述写法是因为没有else容易产生latch。同时，如果条件并非互斥，则可能会有意想不到的结果； 上述写法可以修改为如下可以避免latch：（Lint L
Verilog Tutorial（7）If语句和Case语句
孤独的单刀
03-13 6467
Verilog的If语句和Case语句
Verilog之条件语句、循环语句、块语句与生成语句
m0_51403396的博客
07-19 2526
1 条件语句(if_else语句)
关于verilog中if与case语句不完整产生锁存器的问题
08-27
在Verilog语言中，`if`和`case`语句的完整性对于硬件设计至关重要，因为它们直接关系到逻辑电路的正确实现。不完整的语句可能导致意外的锁存器（latch）产生，这对数字逻辑设计来说是需要避免的。本文将深入探讨锁存...
verilog 不可综合语句
08-04
12. 如果不打算把变量推导成锁存器，那么必须在 if 语句或 case 语句的所有条件分支中都对变量明确地赋值。 13. 避免混合使用上升沿和下降沿触发的触发器。 14. 同一个变量的赋值不能受多个时钟控制，也不能受两种...
Verilog HDL双向开关
12-09
双向开关有：tran rtran tranif0 rtranif0 tranif1 rtranif1这些开关是双向的，即数据可以双向流动，并且当数据在开关中传播时没有延时。后4个开关能够通过设置合适的控制信号来关闭。tran和rtran开关不能被关闭。　...
EDA/PLD中的Verilog HDL条件语句
12-09
4.7 部分讲述了if语句的用法。if语句的基本语法结构如下： ```verilog if (condition_1) procedural_statement_1 else if (condition_2) procedural_statement_2 else procedural_statement_3 ``` 这里的`...
Verilog 条件语句
luoganttcc的博客
11-24 2964
事例中 if 条件每次执行的语句只有一条，没有使用 begin 与 end 关键字。但如果是 if-if-else 的形式，即便执行语句只有一条，不使用 begin 与 end 关键字也会引起歧义。当然，编译器一般按照就近原则，使 else 与最近的一个 if（例子中第二个 if）相对应。例如下面代码，虽然格式上加以区分，但是 else 对应哪一个 if 条件，是有歧义的。条件语句用关键字 if 和 else 来声明，条件表达式必须在圆括号中。条件（if）语句用于控制执行语句要根据条件判断来确定是否执行。
【Verilog 语法】~ if-else、case、for、generate、函数 function、任务 task、过程块、位宽计算、阻塞/非阻塞、时间尺度、存储器设计、
qq_40549426的博客
06-05 3370
如果 if 语句使用不当，没有 else，可能会综合出来意想不到的锁存器。 在 always 块里面，如果在给定的条件下变量没有被赋值，这个变量将会保持原来的值，也就是说会生成一个锁存器。需要注意的是，这里说的是可能， 因此，不代表没有 else 就一定会出现锁存器，同时，不代表有 else 就一定不会出现锁存器。这个是根据具体设计来看的。case 语句检查给定的表达式是否与列表中的其他表达式之一相匹配，并据此进行分支。它通常用于实现一个多路复用器。 如果要检查的条件很多，if-else 结构可能不合适，因
Verilog——if语句的优先级问题
笨蛋大乌龟的博客
07-27 1万+
综合软件：Quartus II  一、有优先级的if语句 if..else if.. else if … …else..语句中是有优先级的，第一个if具有最高优先级，最后一个else优先级最低。Quartus综合出的RTL图认为，最高优先级的电路靠近电路的输出，输入到输出的延时较短；最低优先级的电路远离输出端，输入到输出的延时较长。 module single_if_late(A, C, C...
Verilog中if和else if的各种用法总结
weixin_30824479的博客
01-03 8051
当全部使用if判断时，优先级从上到下(往下优先级越高)，如果在某一级（设为第n级）的if下加入了else，则当第n级不成立时，则执行else中的语句，前面的n-1级中的判断即使成立也将无效。 当使用if /else if判断时，第一级优先级最高，当第n级结果成立后，后面的n+1,n+2...等即使成立也不再进行判断。 转载于:https://www.cnblogs.com/lightmonste...
verilog初识-条件语句、循环语句、块语句
qiuzy__的博客
09-23 998
verilog-条件语句if_else、循环语句case_endcase、块语句initial,begin_end,always
verilog语法学习_3.语句块 & 常用语句（If, case, while,for, repeat, forver）
weixin_47139649的博客
03-29 3329
文章目录语句块顺序语句块 begin end并行语句块 fork join嵌套使用命名块If 语句If语句语法用法说明Case语句Case语句语法用法说明循环语句while语句语法for语句语法repeat 语句语法forever 语句语法 语句块 顺序语句块 begin end 顺序块用关键字 begin 和 end 来表示。 顺序块中的语句是一条条执行的。当然，非阻塞赋值除外。 顺序块中每条语句的时延总是与其前面语句执行的时间相关。 在本节之前的仿真中，initial 块中的阻塞赋值，
Verilog HDL ——if结构用法比较
ntguhui的专栏
07-09 2401
对比两段代码的写法和Vivado生成的RTL电路图，可以加深对if结构写法的理解。 代码1： module mux2_1_32_always( input wire [31:0]a, input wire [31:0]b, input wire s, output reg [31:0]y ); always @(*) if (s==0) y=a; else if (s==1) y=b; endmodule 图1-代码1在Vivado中得到的RTL电路 代码2： module mu.

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值