quartus prime 16.0 报警告 inferring latch

前言

当写always组合逻辑块时，可能会写出 poor code。综合时软件会推断出锁存器。例如下面代码：

1 always @* begin
2   if (c == 1'b1) begin
3     w = (a & b) ^ c;
4   end
5 end

当c等于0的时候，w就会保持上一个值，所以就产生了锁存器，quartus就会贴心的给你报一个警告。

 inferring latch(es) for signal or variable "ram", which holds its previous value in one or more paths through the process

流程：

解决方式一：

补全条件，如果用的if就补全else，用的case补全default；

解决方式二：

当你使用状态机的时候，对于各种变量条件考虑可能不全面，查bug眼泪掉下来，还有你希望保持原值但不愿看到警告（强迫症），最简单的方式就是把always组合逻辑变成always时序逻辑，毕竟FPGA是一款偏时序的器件，能用时序逻辑最好用时序逻辑。

如spi的状态机代码：（举个栗子，代码风格和代码可能都是错的）

 1 always @(*) begin
 2     case (cstate)
 3         IDEL: begin
 4             //master_din_reg = 0;
 5             //master_dout = 0;
 6             cs = 1'b1;
 7             wr_done =