按键的使用(一)------verilog

 按键在项目中应用还是很频繁的,这里主要介绍按键的几种用法。

1、按下一次有效:按下一次计数器增加一下。

2、按下连续有效:按下不松,计数器就一直增加。

3、按下无效,松开有效:按下时计数器值不变,按键释放的时候计数器增加一下。

4、一键多用:点击与长击,单击与双击:这个比较复杂。

本试验只学习使用前3种作用。代码如下:

  

/********************************Copyright**************************************                           
**----------------------------File information--------------------------
** File name  :key_function.v  
** CreateDate :2015.03
** Funtions   :按键的一些作用:1、按下一次有效。2、按下连续有效。3、按下无效,松开有效。默认按键已经消抖。
** Operate on :M5C06N3L114C7
** Copyright  :All rights reserved. 
** Version    :V1.0
**---------------------------Modify the file information----------------
** Modified by   :
** Modified data :        
** Modify Content:
*******************************************************************************/
 
module  key_function (
           clk,
           rst_n,
           
                     key_1,
                     key_2,
                     key_3,
                     
                     led_1,
                     led_2,
                     led_3
             );
 input          clk;            //24M
 input          rst_n;
 input          key_1;          //按键1,按下一次有效
 input          key_2;          //按键2、按下连续有效
 input          key_3;          //按键3、按下无效释放有效
 
 output         led_1;          //按键1有效时,翻转
 output         led_2;          //按键1有效时,翻转 
 output         led_3;          //按键1有效时,翻转
 
 //------------------------------
 //分频到4hz(250ms),使下载到板子的现象明显
 wire        clk_4hz;
 localparam  cntt_4hz = 23'd5999999;         //实际设计
// localparam  cntt_4hz = 23'd599;               //仿真测试用
 reg      [22:0]      cnt;
 always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
      cnt <= 0;
    end
  else  if(!key_2)
    begin
      if(cnt == cntt_4hz)
               cnt <= 0;
            else 
                cnt <= cnt + 1;
    end
    else 
        cnt <= 0; 
  end
    
assign  clk_4hz = (cnt == cntt_4hz);         //4HZ的时钟,只有一个clk的时间

//----------key1----------------
reg     [2:0]    key_1_reg;
wire             key_1_neg;
always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
       key_1_reg <= 3'b111;                //默认按键没有按下时为高电平
    end
  else 
    begin
        key_1_reg  <= {key_1_reg[1:0],key_1};
    end
  end

assign key_1_neg = key_1_reg[2]&(~key_1_reg[1]);

reg      led_d1;
always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
      led_d1 <= 0;
    end
  else if(key_1_neg)
    begin
      led_d1 <= ~led_d1; 
    end
    else 
          led_d1 <= led_d1;     
  end
//--------------key2--------------
 reg             led_d2;
 always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
     led_d2  <= 0;
    end
  else if(!key_2)               //按键按下后
    begin
     if(clk_4hz)                //4hz时钟高电平来的时候
            led_d2  <= ~led_d2;
          else 
                led_d2  <= led_d2;    
    end
  end
    
//--------------key3--------------
reg    [2:0]     key_3_reg;
wire             key_3_pos;
always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
       key_3_reg <= 3'b111;                //默认按键没有按下时为高电平
    end
  else 
    begin
        key_3_reg  <= {key_3_reg[1:0],key_3};
    end
  end

assign key_3_pos = ~key_3_reg[2]&key_3_reg[1];

reg      led_d3;
always @(posedge clk or negedge rst_n)
 begin
  if(!rst_n)
   begin
      led_d3 <= 0;
    end
  else if(key_3_pos)
    begin
      led_d3 <= ~led_d3; 
    end
    else 
          led_d3 <= led_d3;     
  end

    
//---------------------
assign led_1 = led_d1;
assign led_2 = led_d2;
assign led_3 = led_d3;

endmodule
View Code

 

仿真代码:

/********************************Copyright**************************************                           
**----------------------------File information--------------------------
** File name  :key_function_testbench.v  
** CreateDate :2015.03
** Funtions   :按键功能的测试文件
** Operate on :M5C06N3L114C7
** Copyright  :All rights reserved. 
** Version    :V1.0
**---------------------------Modify the file information----------------
** Modified by   :
** Modified data :        
** Modify Content:
*******************************************************************************/
 
`timescale 1 ns/1 ns

module  key_function_testbench ;
 reg          clk;            //24M
 reg          rst_n;
 reg          key_1;          //按键1,按下一次有效
 reg          key_2;          //按键2、按下连续有效
 reg          key_3;          //按键3、按下无效释放有效
 
 wire         led_1;          //按键1有效时,翻转
 wire         led_2;          //按键1有效时,翻转 
 wire         led_3;          //按键1有效时,翻转
    
key_function   key_function_1(
                                         .clk,
                                         .rst_n,
                                         
                                         .key_1,
                                         .key_2,
                                         .key_3,
                                         
                                         .led_1,
                                         .led_2,
                                         .led_3
                                             );

parameter  tck = 24;
parameter  t = 1000/tck;

always  #(t/2)   clk = ~clk;

    initial 
        begin
      clk = 0;
            rst_n = 0;
            key_1 = 1;
            key_2 = 1;
            key_3 = 1;
            
        
         #(100*t)  rst_n = 1;
         
         #(100*t)  key_1 = 1;
         #(60*t)   key_1 = 0;
         #(40*t)   key_1 = 1;
         #(60*t)   key_1 = 0;
         #(40*t)   key_1 = 1;
         #(60*t)   key_1 = 0;
         #(40*t)   key_1 = 1;
         #(60*t)   key_1 = 0;
         #(40*t)   key_1 = 1;
         
         
         #(100*t)  key_2 = 1;
         #(60*t)   key_2 = 0;
         #(10000*t);
         #(40*t)   key_2 = 1;
         #(60*t)   key_2 = 0;
         #(10000*t);
         #(40*t)   key_2 = 1;
         #(60*t)   key_2 = 0;
         #(10000*t);
         #(40*t)   key_2 = 1;

         #(100*t)  key_3 = 1;
         #(60*t)   key_3 = 0;
         #(40*t)   key_3 = 1;
         #(60*t)   key_3 = 0;
         #(40*t)   key_3 = 1;
         #(60*t)   key_3 = 0;
         #(40*t)   key_3 = 1;
         #(60*t)   key_3 = 0;
         #(40*t)   key_3 = 1;
         
        end
    
endmodule 
View Code

仿真波形:

 1、按键按下时一次有效:

  

2.按下连续有效:

3、按键释放时有效

 

转载于:https://www.cnblogs.com/fhyfhy/p/4368097.html

  • 0
    点赞
  • 0
    评论
  • 11
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

表情包
插入表情
评论将由博主筛选后显示,对所有人可见 | 还能输入1000个字符
相关推荐
©️2020 CSDN 皮肤主题: 编程工作室 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值