按上面这么配置是没问题的,在NIOSII IDE里面可以把ELF文件下载进FPGA。 结果就出现了下面的错误 初步怀疑是时钟的同步问题,但是作为CPU,NIOSII的时钟源不是PLL输出的时钟,为什么会出现上面这样的问题呢? 转载于:https://www.cnblogs.com/lsilkworm/archive/2010/04/08/1707587.html