可以不接异步reset的一些寄存器

最新推荐文章于 2024-04-17 10:08:20 发布
最新推荐文章于 2024-04-17 10:08:20 发布
阅读量209 收藏
点赞数
原文链接：http://www.cnblogs.com/poiu-elab/archive/2012/06/26/2564058.html
版权

1.分频用的计数器
　　除非需要控制初始相位，否则分频用的计数器往往都是自由运行的，只要每个时钟加1就好。

2.移位寄存器
　　为了使pipeline配合正确，设计中经常会存在移位寄存器。这种情况下，你只要复位第一级寄存器，然后保持若干个周期，移位寄存器就被彻底复位了，而不用为每个bit都添加复位。移位寄存器不使用复位的又一个好处是可以利用SRL。

3.moore型状态机输出
　　对于那些moore型状态机的输出，你只要复位了状态机，下一个周期就会被复位。不用复位可能会引起的一个问题是仿真时出现一堆的X。这个问题可以通过在HDL文件中为寄存器赋初值解决。

 

顿时理解了为什么majority逻辑里面为什么不用rst_n了，分频器，嗯，也有点用，moore状态机，不甚了解。。

转载于:https://www.cnblogs.com/poiu-elab/archive/2012/06/26/2564058.html

weixin_30911809
关注
从底层结构开始学习FPGA（3）----存储单元之触发器、寄存器与锁存器
孤独的单刀
05-18 1万+
触发器、寄存器与锁存器到底有些什么区别？
低功耗编码之“总线一”
HR20180108的博客
03-18 389
使用数据总线须在控制总线有效，因此数据总线需要打拍使用的情况下，无需复位。二者功耗比较，静态功耗没有差异，动态功耗有差异且优化后功耗降低。原则一：数据总线打拍建议使用无复位寄存器，可以减少静态功耗。使用Vivado以上两段代码综合，查看二者功耗。静态功耗结果不符合预期，可能是由于工具的原因。有知道的朋友可以帮忙解答一下原因......原则二：控制总线打拍严禁使用无复位寄存器。
痞子衡嵌入式：在SBL项目实战中妙用i.MXRT1xxx里SystemReset不复位的GPR寄存器
痞子衡嵌入式
06-03 703
　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家介绍的是i.MXRT1xxx里SystemReset不复位的GPR寄存器的小妙用。 　　我们知道稍大规模的项目代码设计一般都是多人协作完成的，在项目开始阶段的总体设计时，项目组长通常会将代码按功能进行划分，每个功能块代码之间尽量做到耦合度低、互不依赖、互不影响，这样各功能可以独立进行单元测试，项目得以并行开发，后期通过事先定义好的接口...
HDL Coding——不要为你的移位寄存器复位！
justlxy的博客
04-10 576
移位寄存器在HDL设计中很常见，尤其是在Pipeline设计中，经常会使用移位寄存器去增加某一个路径的Latency。下面是一个简单的移位寄存器的例子： 图中红色框框圈出来的是综合约束，主要作用是避免综合工具将移位寄存器优化为移位寄存器查找表（SRL，Shift Register LUT）。此时综合工具综合的结果如下图所示（这应该是符合很多初学者的预期的）： 注：综合工具优化的结果是合理且最优的，这里禁止其优化，仅仅是为了对比结果。 其MAP之后的资源利用情况为：160个寄存器，48个Slic
谈谈修改寄存器默认值的几种方法和实现
NanDigits的博客
09-30 3045
本文介绍了数字集成电路中更换复位和置位的方法
关于复位的一些总结
m0_49540263的博客
01-15 6333
同步reset(synchronous reset)是说，当reset信号为active的时候，寄存器在下一个时钟沿到来之后被复位，时钟沿到来之前寄存器还是保持其之前的值。 异步reset(asynchronous reset)是说，当reset信号为active的时候，寄存器立刻被复位，与时钟沿到来与否没有关系。 注意这里老李没有说reset信号为1的时候，而是说active，因为有的时候是为1能够使寄存器复位，这个时候我们说high active，而有的时候是0能够使寄存器复位，这个时候我们说low a
数字IC笔试题2
SsyPuKoo的博客
04-24 9574
题目多为网上转载整理，感谢各位前辈大牛，解答有自己所思，亦有整理而来。
带异步复位的寄存器模型的基本代码
03-09
以下是带异步复位的寄存器模型的基本代码： ```c #include typedef struct { int data; int reset; ...以上是一个简单的带异步复位的寄存器模型的基本代码，可以根据实际需要进行修改和扩展。
verilog异步复位仿真寄存器与条件同时变
最新发布
09-21
你可以使用`if`语句结合`posedge reset`或`negedge reset`来同步复位和条件变化： ```verilog module example ( input wire reset, // 异步复位信号 input wire condition, // 条件信号 output reg register // ...
[学习笔记]STM32F1串口异步收发(寄存器、标准库、HAL库)
m0_48376567的博客
07-03 1129
目录 5. 串口配置（异步收发） 1. 实验内容及步骤： 2. 硬件说明 3. 寄存器说明 1. 时钟和GPIO配置 2. USART1配置 3. USART1 RX中断配置 4. USART1中断函数 4. 程序设计（寄存器） 5. 程序设计（标准库） 1. 时钟和GPIO配置 1.1时钟： 1.2 GPIO：（详细见第一二章设置） 2. USART1配置 3. USART1 发送数据 6....
用Verilog写一段异步复位寄存器的rtl模型
05-10
下面是一段异步复位寄存器的 Verilog RTL 模型： ```verilog ...需要注意的是，由于异步复位会对时序产生影响，因此异步复位寄存器一般不建议使用。在实际设计中，我们通常会采用同步复位寄存器。
复位问题
weixin_43755290的博客
07-15 1797
本文的编写仅为了自己学习笔记整理。 参考来源： https://blog.csdn.net/wordwarwordwar/article/details/74091757 https://blog.csdn.net/qq_15062763/article/details/90904439 http://www.elecfans.com/dianzichangshi/20171130589181.html http://m.elecfans.com/article/678347.html http://bb
一颗芯片的前世今生：何为低功耗
HackEle的博客
11-10 1151
本篇故事性可能没那么强^^, 我们来讲讲低功耗。其实低功耗这个话题前面我写文章讲过，今天我们从芯片设计的全流程重新总结一下如何压低芯片的功耗。1 为什么要压低芯片功耗这事儿其实好理解，原因很多，比如电源网络不好设计，芯片容易失效等等。但是最重要的我认为就两点（敲黑板）：续航太短，散热太大。对于移动设备，比如手机，电池供电的，功耗太大会缩短续航，你肯定不乐意充电一整天，电话三分钟。那要是插电设备呢？...
知识点_001_后仿真_无复位寄存器和存储需要$deposit
IC小鸽的博客
12-22 8032
1、后仿真中的无复位寄存器和存储 在IC设计中，处于减少功耗和面积的考虑会存在部分的无复位寄存器和存储单元，而在使用VCS进行后仿真时，无复位的寄存器和存储单元输出会是X态，因此会导致仿真异常，仿真结果不符合预期，因此在仿真时，需要对无复位的寄存器和存储单元进行初始化。 2、$deposit初始化无复位寄存器和存储 使用$deposit对无复位寄存器和存储进行初始化，是在0时刻，赋一个初始值...
复位电路reset(同步复位，异步复位，异步复位同步释放电路)
apple_53311083的博客
08-02 4148
异步复位同步释放电路
数字IC笔试千题解--判断题篇（五）
qq_57502075的博客
09-25 1915
答案：错误。Verilog程序模块中输入、输出信号类型默认自动定义为wire型。
后仿遇到违例
messi_cyc的专栏
02-17 2181
后仿
华为海思数字芯片设计笔试第八套
qq_43254508的博客
04-17 1744
B. 时钟顿率（假设这里指的是时钟分布和管理，即“时钟管理”）：ASIC设计中时钟树的设计对于确保整个芯片中时钟的一致性和性能至关重要。FPGA中虽然有固定的时钟资源和分布网络，但设计者仍需注意时钟域之间的交互和潜在的时钟偏差。在处理异步信号时，确实需要考虑发送和接收时钟之间的频率关系，因为这影响到信号同步策略的选择和可能出现的亚稳态问题。D. 使用内部产生的时钟：使用内部产生的时钟（例如，通过PLL或振荡器）可能会对DFT产生不利影响，因为这些时钟源可能在测试配置下不易控制，尤其是在没有外部测试设备时。
寄存器输出的不稳定态
lzhang97的博客
06-17 1000
组合逻辑电路存在竞争冒险的风险，使用寄存器的时序逻辑电路同样存在一些不稳定态。 只包含一个触发器的寄存器不会出现输出的不稳定，包含多个触发器的寄存器会出现不稳定态。寄存器输出的不稳定态包含了若干次看似随机的中间值，实际上任意两个相邻的中间值是有一定联系的，即它们之间只发生了 1 bit 的变化。造成多触发器寄存器输出不稳定态的原因，就是组成寄存器的各个寄存器变化不一致。更为精确的描述是——由于线延迟的存在，导致时钟信号到达各个寄存器的时间可能不一样，也导致各个触发器的输出端口到信号接收端所需的时间可能不一样
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值