计算机组成原理例题4.2,西安交大计算机组成原理—习题解答(第四章)-20131021.pdf...

计算机组成原理习题解答

第四章题解

Copyright ©2012 Computer Organization Group. All rights reserved.

2013-10-15

作 业(5)

必做题：4.2 、4.4

4.15 、4.16

交上周作业

本周作业下周二交

Copyright ©2012 Computer Organization Group. All rights reserved.

第四章4.2

 4.2在存储系统的层次结构中，设计高速缓冲存储器和虚拟存储器的目

的各是什么？对这两个存储层次的管理有何异同点？

 题解:

1、设计cache的目的是为了提高存储器的访问速度。Cache层使得

CPU在对存储器进行访问时，速度可以接近Cache的速度，容量可以

达到主存的容量。

设计虚存的目的是为了提高存储器的容量。虚拟存储技术使得用

户在使用存储器时，感觉可用容量接近于辅存的容量，而访问速度上

接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了

速度快、容量大、位价低的优化效果。

2、两个存储层次管理的异同点：

两个层次的功能均由系统自动实现，对用户来讲都是透明的。

Cache 存储器采用与CPU速度匹配的快速存储元件弥补了主存和

CPU之间的速度差距，而虚拟存储器的主要功能是用来弥补主存

和辅存之间的容量差距。

Copyright ©2012 Computer Organization Group. All rights reserved.

第四章4.2

两个存储层次均以信息块作为基本信息的传送单位，Cache存储器每

次传送的信息块是定长的，只有几十字节，而虚拟存储器信息块划分

方案很多，有页、段等等，长度均在几百~几百K 字节左右。

CPU访问快速Cache存储器的速度比访问慢速主存快5 ~ 10倍。虚拟存

储器中主存的速度要比辅存缩短100 ~ 1000 倍以上。

主存Cache 存储体系中CPU与Cache和主存都建立了直接访问的通道

。一旦不命中时，CPU 就直接访问主存并同时向Cache调度信息块。

而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能

从辅存调块到主存。

Cache 存储器存取信息的过程、地址变换和替换策略全部用硬件实现

，对程序员均是透明的。而主存- 辅存层次的虚拟存储器基本上是由

操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存

- 辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它

是不透明的，而对应用程序员，因为虚拟存储路提供了庞大的逻辑空

间可以任意使用，是透明的。

Copyright ©2012 Computer Organization Group. All rights reserved.

第四章4.4

4.4 图4-3 中，如果检索寄存器的值为“**** 1011 ****

****”，屏蔽寄存器的值是什么？检索完成后，匹配寄存

器中的值又是什么？

题解：

屏蔽寄存器的值是：0000 1111 0000 0000;

完成检索后匹配寄存器的值为：010000…

Copyright ©2012 Computer Organization Group. All rights reserved.

第四章4.7

4.7 将数据Cache和指令Cache分开有什么好处？

答：将数据Cache和指令Cache分开有如下好处：