8位数控分频器的设计_基于流水线技术的全数字锁相环设计

锁相环是一个能对输入信号进行自动跟踪的负反馈控制电路。锁相环在通信、无线电电子学、自动控制和电力系统自动化等领域得到了极为广泛的应用，其性能的好坏将直接影响整个电子系统的工作性能^[1]。随着数字技术的不断发展，全数字锁相环的应用范围也更加广泛^[2]。全数字锁相环具有比模拟锁相环更多的优点，它可以解决模拟锁相环中设计复杂性较高、可移植性较差和对噪声十分敏感等问题^[3]。对于系统芯片而言，系统运行速度和功耗是衡量其性能优劣的重要指标之一，如何提高其运行速度和降低其功耗是国内外学者关注的热点问题^[4]。全数字锁相环作为系统芯片中常用的功能模块，这些问题也是我们在设计锁相环时迫切需要解决的问题。另一方面，提高锁相环的锁相速度与增强锁相环的稳定性是相互矛盾的。在锁相环设计时，若数字滤波器的参数取较小值，可加快锁相环的锁相速度，缩短锁相时间，但在系统锁定后会出现相位抖动，影响系统的稳定性；而其参数取较大值时，虽可减小相位抖动，增强系统的稳定性，但却又会造成锁相速度变慢。由于传统全数字锁相环中数字滤波器的参数是固定不变的，不能实现参数的动态调节，因此，在锁相环设计时只能取某一固定的折中值，这就不能从根本上解决同时提高锁相环的动态性能与稳态性能之间所存在的矛盾，也就不能最大限度地提高锁相系统的整体性能。

本文提出的基于技术的全数字锁相环，一是能够提高锁相系统的运行速度，降低系统功耗；二是可实现数字滤波器参数的动态调节，从根本上解决提高锁相速度与增强系统稳定性之间的矛盾。文中介绍了该锁相环的系统结构、工作原理及主要模块的设计方案。利用 Quartus II软件工具对电路系统进行了仿真验证，并根据仿真结果对电路参数的变化对锁相系统的影响进行了分析^[5]。

1 流水线技术

1.1 流水线技术的工作原理

流水线技术在速度优化中是常用的技术之一，它能显著地提高设计电路的运行速度上限^[6]。为了保障数据的快速传输，必须使系统运行在尽可能高的频率上，但如果某些复杂逻辑功能的完成需要较长的延时，就会使系统很难运行在高的频率上。在这种情况下，可使用流水线技术，即在长延时的逻辑功能块中插入触发器，使复杂的逻辑操作分步完成，减少每个部分的处理延时，从而使系统的运行频率得以提高^[7-8]。流水线设计的代价是增加了寄存器逻辑，即增加了芯片资源的耗用。具体工作原理如图1所示。

图1(a)中的最高工作频率为1/T_a；在图1(b)中，将图1(a)中延时较大的组合逻辑电路分解为两个延时较小的组合逻辑电路，并在该电路中插入一个寄存器，其中T_a=T₁+T₂，T₁≈T₂。该电路中第一级由输入