为什么微型计算机输入信息要缓冲,第6章.微型计算机的输入输出报告.ppt

第6章.微型计算机的输入输出报告

* 中断的优点 三态 缓冲器 中断传送与接口(续) D0～D7 +5V 8D 锁存器 8位 三态 缓冲器 R Q 译码 8001H 中断向量号 D0～D7 INTR D 输入 设备 中断允许 触发器 A0～A15 中断请求 触发器 -IOR -INTA -STB 中断工作过程 中断请求(外设) 中断响应(CPU) 关中断(CPU) 断点保护(CPU) 中断识别(硬件/软件) 现场保护(用户) 中断服务(用户) 恢复现场(用户) 开中断(CPU/用户) 中断返回(用户) 中断识别和中断优先权处理 问题1：系统有多个中断请求， CPU如何识别中断源？ 办法1：向量中断(硬件) 办法2：中断查询(软/硬件结合) 中断源的识别 中断查询接口 A0～A15 锁 存 器 INTR 三态 缓冲器 译码 8001H D0～D7 中断A 中断B 中断C 中断H … … -IOR 中断优先权 问题2：有多个中断同时请求， CPU如何应对？ 办法1：链式优先权排队电路 办法2：优先权编码电路 中断优先级排队 问题3：中断处理过程中， 又有中断提出请求，怎么办？ 中断嵌套 链式中断优先权排队电路 A2 A1 C2 C1 D2 D1 B2 B1 中断源A 触发器 中断源B 触发器 中断源C 触发器 中断矢量D 中断矢量C 中断矢量B 中断矢量A 中断源D 触发器 缓冲器 缓冲器 缓冲器 缓冲器 -INTA 高优先级 中断优先权编码电路 比较器失效信号 (先前无中断请求时有效) 比较器 8:3 优先权 编码器 优先权 寄存器 D0～D7 2 1 A＜B 中断请求0 中断请求1 中断请求2 A0 A1 A2 INTR B0 B1 B2 … 有中断请求 4、DMA传送方式 希望克服程序控制传送的不足： 外设→CPU→存储器 外设←CPU←存储器 直接存储器存取DMA：不经CPU，不用指令 外设→存储器(DMA写) 外设←存储器(DMA读) 扩展：外设? 外设 CPU出让系统总线(输出高阻)，由DMA控制器(DMAC)接管系统总线 * DMA 传送方式过程 CPU DMAC 内存 外设 总线 响应 总线 请求 DMA请求 DMA确认 DMA传送流程 DMA传送的工作过程 ⑴ CPU对DMA控制器进行初始化设置 ⑵ 外设、DMAC、CPU， 3者通过应答信号建立联系：CPU将总线暂交DMAC控制，事后再将控制权返还。 ⑶ DMA传送 DMA读：存储器 → 外设 DMA写：存储器 ← 外设 ⑷ DMAC的功能： 对存储器寻址地址动加1/减1 计数器减1 判断传送是否完成 DMA传送( 以DMA 写为例) -MEMW -IOR 数据总线 地址总线 输入设备 存储器 DMAC CPU ② ③ ④ ① HOLD HLDA DMA传送流程 HLDA 发存储器地址 传送数据 传送结束？ DMA结束 修改地址指针 传送方式的比较 无条件传送：慢速外设需与CPU保持同步 查询传送： 简单实用，效率较低 中断传送：外设主动，可与CPU并行工作，但每次传送需要大量额外时间开销 DMA传送：DMAC控制，外设直接和存储器进行数据传送，适合大量、快速数据传送 多种多样的外设 工作原理不同 机械、电子、机电、电磁…… 传送信息类型多样 数字量、模拟量、开关量 传送速度差别极大 传送方式不尽相同 串行、并行 编码方式不同 二进制、BCD码、ASCII码…… 输出接口的锁存环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 D C Q D C Q D C Q 输出接口的锁存、缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 D C Q D C Q D C Q 读数据 输入接口的缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 选通 缓冲器 输入接口的锁存、缓冲环节 内 部 数 据 总 线 外 部 数 据 引 脚 锁存控制 锁存器 缓冲器 D C D C D C Q Q Q 选通 6.4 8088/8086的输入输出指令 输入指令 IN AL,i8/DX ;字节输入 IN AX,i8/DX ;字输入 输出指令 OUT i8/DX,AL ;字节输出 OUT i8/DX;字输出 IN AL, 21H OUT 43H, AL 外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连 外部设备为什么一定要通过接口和主机相连? 时序上的原因(从时序上看，CPU对外设的输入、输出操作和对存储器的读/写操作十分类似，那是为什么存储器可以直接连