【转】EDK简单使用流程（3）

http://xilinx.eetrend.com/forum/1803 

2008-03-13 12:40:51

继续我的长篇“简单使用流程”。一不小心写了这么长。

今天该写建工程向导中的软件初始设置。

7、software setup  STDIN、STDOUT选择串口就行（第5步要选择串口），这样程序中的print和xil_printf就可以在串口上输出。在EDK中一般不用printf这个函数，这个函数在代码段中占几十K，如果只输出固定的字符串用print，需要%d %s之类的用xil_printf这两个省资源。如果设计中代码段的memory足够大，也可以用printf。Boot Memory 就是程序在哪里启动了（ppc的启动地址是0xFFFFFFFC）。窗口下边是要生成的两个软件工程。建议至少选一个，这样就不用自己建了。

8、configure XXXXXX test application 如果第7步中选择生成软件工程会出现这个窗口，这个窗口是对软件工程进行配置的。根据需要选。

9、之后就没什么要选的了。到“finish”这个向导就结束了。 向导中的设置在工程建完后都是可以改的。

向导建完后，这个工程就有了在FPGA上运行的基本环境。之后可以向工程中添加其它的功能（添加功能明天写），没需要也可以不添加。

如果当前的硬件配置是我们所需要的，选择菜单“Hardware"->"Generate Netlist" 如果没错之后选择“Hardware"->"Generate Bitstream"，或者直接选择 “Hardware"->"Generate Bitstream"，EDK会自动将“Hardware"->"Generate Netlist"在“Hardware"->"Generate Bitstream"前运行，这个过程会很长很长根据工程配置和电脑配置的不同可能是十几分钟到几十分钟。可以用这个时间改软件，之前那两个generate都是对硬件的，和软件无关。

如果在第7步中选择生成软件工程，这时在界面左边的"project information area"->"Applications" 中会出现你选择生成的软件工程和Default ...（FPGA内有几个核就有几个default...）。工程标记上有红色叉的是不被初始到bit文件中的，可以在右键菜单中改这个设置“make to 。。。”。一个ppc上一次只能有一个“make to ..."的软件工程。“sources”里是程序，c语言的，默认生成的软件工程，不用改下载后就能看到板子上的现象。

经过N久的等待在界面下方的“console window”中出现了“Done”，说明硬件部分已经生成完了，在工程目录\ implementation 下生成了一个 工程名.bit 文件，这个是只包含硬件配置的bit文件。

下面是对软件工程的操作，菜单"software"->"generate lib..." 生成库，"software"->"Build all ..." 。之后时间软件生成的elf文件和硬件的bit文件整合成download.bit，菜单"Device configuration"->"update bitstream"，生成的download.bit也在 implementation 文件夹中。

把板子的电源、串口和下载线连好，"Device configuration"->"download bitstream"，“console window”中出现done时download.bit就被下载到板子上了。程序中如果有print 或xil_printf可以用串口工具看输出。

明日待续......

转载于:https://www.cnblogs.com/lzhitian/archive/2012/11/12/2766442.html