去耦电容、旁路电容和滤波电容

去耦电容、旁路电容和滤波电容(资料整合)

1已有 894 次阅读  2009-10-29 09:03   标签电容  旁路  去耦  滤波  资料 


定义
  可将混有高频电流和低频电流的交流电中的高频成分旁路掉的电容,称做“旁路电容”。
 
  例如当混有高频和低频的信号经过放大器被放大时,要求通过某一级时只允许低频信号输入到下一级,而不需要高频信号进入,则在该级的输出端加一个适当大小的接地电容,使较高频率的信号很容易通过此电容被旁路掉(这是因为电容对高频阻抗小),而低频信号由于电容对它的阻抗较大而被输送到下一级放大
 
  对于同一个电路来说,旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除,而去耦(decoupling,也称退耦)电容是把输出信号的干扰作为滤除对象。
 
去耦电容电路电源和地之间的有两个作用
  一方面是集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。
 
旁路电容和去耦电容的区别和作用
  一般设计的板子上IC 的每个电源管脚附近都会放置一个电容作去耦电容,以减小电源阻抗??那么此IC的某些高速信号是否会把此电容作为高频电流的旁路电容呢?
 
  请大侠详细解释一下旁路电容和去耦电容。
 
  我认为去耦电容和旁路电容没有本质的区别,电源系统的电容本来就有多种用途,从为去除电源的耦合噪声干扰的角度看,我们可以把电容称为去耦电容(Decoupling),如果从为高频信号提供交流回路的角度考虑,我们可以称为旁路电容(By-pass).而滤波电容则更多的出现在滤波器的电路设计里.电源管脚附近的电容主要是为了提供瞬间电流,保证电源/地的稳定,当然,对于高速信号来说,也有可能把它作为低阻抗回路,比如对于CMOS电路结构,在0->1的跳变信号传播时,回流主要从电源管脚流回,如果信号是以地平面作为参考层的话,在电源管脚的附近需要经过这个电容流入电源管脚.所以对于PDS(电源分布系统)的电容来说,称为去耦和旁路都没有关系,只要我们心中了解它们的真正作用就行了
 
 
 
关于滤波电容、去耦电容、旁路电容作用
2009-07-06 01:35

       电容在减小同步开关噪声起重要作用,而电源完整性设计的重点也在如何合理地选择和放置这些电容上。各种各样的电容种类繁杂,但无论再怎么分类,其基本原理都是利用电容对交变信号呈低阻状态。交变电流的频率f越高,电容的阻抗就越低。旁路电容起的主要作用是给交流信号提供低阻抗的通路;去耦电容的主要功能是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地,加入去耦电容后电压的纹波干扰会明显减小;滤波电容常用于滤波电路中。        对于理想的电容器来说,不考虑寄生电感和电阻的影响,那么在电容设计上就没有任何顾虑,电容的值越大越好。但实际情况却相差很远,并不是电容越大对高速电路越有利,反而小电容才能被应用于高频。        滤波电容用在电源整流电路中,用来滤除交流成分。使输出的直流更平滑。去耦电容用在放大电路中不需要交流的地方,用来消除自激,使放大器稳定工作。旁路电容用在有电阻连接时,接在电阻两端使交流信号顺利通过。

 

 

 

旁路电容不是理论概念,而是一个经常使用的实用方法,电子管或者晶体管是需要偏置的,就是决定工作点的直流供电条件。例如电子管的栅极相对于阴极往往要求加有负压,为了在一个直流电源下工作,就在阴极对地串接一个电阻,利用板流形成阴极的对地正电位,而栅极直流接地,这种偏置技术叫做“自偏”,但是对(交流)信号而言,这同时又是一个负反馈,为了消除这个影响,就在这个电阻上并联一个足够大的点容,这就叫旁路电容。
    去耦电容在集成电路电源和地之间的有两个作用:一方面是本集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。
    一般来说,容量为uf级的电容,象电解电容或钽电容,他的电感较大,谐振频率较小,对低频信号通过较好,而对高频信号,表现出较强的电感性,阻抗较大,同时,大电容还可以起到局部电荷池的作用,可以减少局部的干扰通过电源耦合出去;容量为0.001~0.1uf的电容,一般为陶瓷电容或云母电容,电感小,谐振频率高,对高频信号的阻抗较小,可以为高频干扰信号提供一条旁路,减少外界对该局部的耦合干扰
    旁路是把前级或电源携带的高频杂波或信号滤除;去藕是为保正输出端的稳定输出(主要是针对器件的工作)而设的“小水塘”,在其他大电流工作时保证电源的波动范围不会影响该电路的工作;补充一点就是所谓的藕合:是在前后级间传递信号而不互相影响各级静态工作点的元件
    有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地。
    从电路来说,总是存在驱动的源和被驱动的负载。如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作。这就是耦合。
    去耦电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。
    旁路电容实际也是去耦合的,只是旁路电容一般是指高频旁路,也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小,根据谐振频率一般是0.1u,0.01u等,而去耦合电容一般比较大,是10u或者更大,依据电路中分布参数,以及驱动电流的变化大小来确定。

1.关于去耦电容蓄能作用的理解 (1)去耦电容主要是去除高频如RF信号的干扰,干扰的进入方式是通过电磁辐射。而实际上,芯片附近的电容还有蓄能的作用,这是第二位的。你可以把总电源看作水库,我们大楼内的家家户户都需要供水,这时候,水不是直接来自于水库,那样距离太远了,等水过来,我们已经渴的不行了。实际水是来自于大楼顶上的水塔,水塔其实是一个buffer的作用。如果微观来看,高频器件在工作的时候,其电流是不连续的,而且频率很高,而器件VCC到总电源有一段距离,即便距离不长,在频率很高的情况下,阻抗Z=i*wL+R,线路的电感影响也会非常大,会导致器件在需要电流的时候,不能被及时供给。而去耦电容可以弥补此不足。这也是为什么很多电路板在高频器件VCC管脚处放置小电容的原因之一(在Vcc引脚上通常并联一个去耦电容,这样交流分量就从这个电容接地。 (2)有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地。

2.旁路电容和去耦电容的区别 去耦:去除在器件切换时从高频器件进入到配电网络中的RF能量。去耦电容还可以为器件提供局部化的DC电压源,它在减少跨板浪涌电流方面特别有用。 旁路:从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分,另外还可以提供基带滤波功能(带宽受限)。        我们经常可以看到,在电源和地之间连接着去耦电容,它有三个方面的作用:一是作为本集成电路的蓄能电容;二是滤除该器件产生的高频噪声,切断其通过供电回路进行传播的通路;三是防止电源携带的噪声对电路构成干扰。

 

点击看大图

       在电子电路中,去耦电容和旁路电容都是起到抗干扰的作用,电容所处的位置不同,称呼就不一样了。对于同一个电路来说,旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象,把前级携带的高频杂波滤除,而去耦(decoupling)电容也称退耦电容,是把输出信号的干扰作为滤除对象。        从电路来说,总是存在驱动的源和被驱动的负载。如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作,这就是耦合。        去耦电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。        旁路电容实际也是去耦合的,只是旁路电容一般是指高频旁路,也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小,根据谐振频率一般是0.1u,0.01u等,而去耦合电容一般比较大,是10u或者更大,依据电路中分布参数,以及驱动电流的变化大小来确定。        去耦和旁路都可以看作滤波。去耦电容相当于电池,避免由于电流的突变而使电压下降,相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大,对更高频率的噪声,基本无效。旁路电容就是针对高频来的,也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC串联模型。在某个频率,会发生谐振,此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图,就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关,所以选择旁路电容还要考虑电容的介质,一个比较保险的方法就是多并几个电容。 去耦电容在集成电路电源和地之间的有两个作用:一方面是本集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。

 

最近对耦合电容和去耦电容有疑问,上网搜了一下,资料如下:
去耦电容在集成电路电源和地之间的有两个作用:一方面是本集成电路的蓄能电容,另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感,它的并行共振频率大约在7MHz左右,也就是说,对于10MHz以下的噪声有较好的去耦效果,对40MHz以上的噪声几乎不起作用。1μF、10μF的电容,并行共振频率在20MHz以上,去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容,或1个蓄能电容,可选10μF左右。最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。
我想问下,一、文中去耦电容的作用是滤除xMHZ以下的噪声还是以上的,如果是以下的话它是否起到信号低通到地的作用?;二、文中说到的1uF以及10uF滤除20MHZ噪声是滤除20MHZ以上还是以下?;三、文中还提到根据C=1/F选用耦合电容,10MHz选用0.1uF,100MHz选用0.01uF,好想和20MHz选用1uF以及10uF有矛盾,这是为什么?。。
鄙人菜鸟。。。。,亟待各位大虾救援啊·~~

最佳答案

问题还真的多!!!一、文中去耦电容的作用是滤除xMHZ以下的噪声还是以上的,如果是以下的话它是否起到信号低通到地的作用?对低通的影响几呼没有 二、文中说到的1uF以及10uF滤除20MHZ噪声是滤除20MHZ以上还是以下?是以下 三、文中还提到根据C=1/F选用耦合电容,10MHz选用0.1uF,100MHz选用0.01uF,好想和20MHz选用1uF以及10uF有矛盾,这是为什么?。。 10μF的作用是蓄能
 
 
 
 
 
 

 

旁路和去耦电容的考虑事项 -- EDN电子设计技术
2008-11-18 | 阅:  转:  评:0  |  分享
 
 
 
 
 

旁路和去耦电容的考虑事项

技术分类: 模拟设计  | 2008-11-05 作者:ykwym: EDN China

  EDN博客精华文章  作者:ykwym

  在现在的数字设计中给电源去偶是标准的做法,但我们在这里提到它是因为电源去偶在去除电源线噪声方面的重要作用。电源的高频噪声几乎对每个数字器件都造成了问题。这种噪声通常是由地弹,辐射信号,甚至是由数字器件本身所产生的。消除电源噪声最简单的方法是使用去耦电容把高频噪声引到地上去。理想的情况是,去耦电容为高频噪音提供了一个低阻抗到地的路径,因此能够净化电源供应。应用决定了如何选择去偶电容。大多数设计都把表面贴电容放得尽可能的接近芯片的电源管脚。这些电容的容值大到足够可以为预计的电源噪声提供一个低阻抗路径。但去耦电容的一个普遍问题是,他们的特性往往不如理论上的电容理想。有如下几个原因:

  1. 电容的封装包含一定量的引线电感;

  2. 电容也包含一定量的等效串联电阻( ESR ) ;

  3. 电源引脚和去耦电容之间的走线有一定量的串联电感;

  4. 地引脚和接地平面之间的引线也有一定量的串联电感。

  上面那些的问题累积结果如下:

  1. 电容器将在某个特定的频率产生谐振而且当频率接近于谐振频率时网络的阻抗将大大改变;

  2. ESR将会对高频噪声去偶的低阻抗路径产生不好的影响。

  数字设计者可以通过下面的方法来应对这些影响:

  1.  器件VCC和GND引脚的电感越低越好。这通过使引脚在物理限制的范围内尽可能的宽和短得到;

  2.  选择低ESR电容来改善电源的去偶。

  3.  选择较小封装尺寸的电容将会减少封装电感。是否使用更小的封装的电容取决于温度变化对电容量的影响。在选择一个电容器前,这些参数都需要验证是否符合设计要求;

  4.  最后一点问题是由于不注意而带来。例如,使用Y5V电容来替换X7R电容时,在相同的容量下Y5V的封装较小,从而电感也较小,但要注意这是以在高温下Y5V表现不佳为代价的。

  5.  还要进一步要指出的是,大电容往往是用来在板级上提供大容量储能的以及提供低频的去耦的。这些电容器的分布得较为分散,而且通常是电解电容或是钽电容。

电路板图

点击看原图

 

 

电路板图

点击看原图

 

 

旁路电容

点击看原图

 

 

电路板图

点击看原图

 

 

  翻译自:http://pcb1001.blogspot.com/

转载于:https://www.cnblogs.com/jutyy/archive/2012/09/26/2704705.html

  • 0
    点赞
  • 0
    评论
  • 0
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

表情包
插入表情
评论将由博主筛选后显示,对所有人可见 | 还能输入1000个字符
©️2021 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值