计算机硬件系统基本模型,第七章计算机硬件系统模型学习目的.ppt

第七章计算机硬件系统模型学习目的.ppt

第七章 计算机硬件系统模型 学习目的： 在学习了CPU子系统、存储子系统、I/O子系统及I/O设备的基础上，对一个简化的模型机系统从系统级层次进行分析，从而建立整机的概念。 7.1 模型机系统及其信号互连 一. 系统组成 7.1 模型机系统及其信号互连 二. 系统总线 1.电源线 一条+5V，一条地线 2.地址线 16条：A15~A0， 寻址空间为：64KW 3.数据线 16条：D15~D0，按字传送。 4.控制信号线 7.1 模型机系统及其信号互连 有关的控制信号： 1)复位 7.1 模型机系统及其信号互连 4)中断控制 7.1 模型机系统及其信号互连 6)总线控制 7.1 模型机系统及其信号互连 三. 各部件的信号线 1. CPU 1)输入信号(由系统总线输入CPU) 7.1 模型机系统及其信号互连 2)输出信号(由CPU送往系统总线) 7.1 模型机系统及其信号互连 2. 主存储器 1)输入信号 7.1 模型机系统及其信号互连 2)输出信号 7.1 模型机系统及其信号互连 4. 中断控制器 中断控制器位于主机板上，通过系统总线与CPU、各中断源相连接。 1)输入信号 7.1 模型机系统及其信号互连 5. DMA控制器 1)输入信号 7.1 模型机系统及其信号互连 7.1 模型机系统及其信号互连 6. 磁盘接口 (P378~379) 1)接口与系统总线之间 2)接口与磁盘驱动器之间 7. 显示器接口 8. 打印机接口 9. 通信适配卡 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 7.2 模型机典型I/O操作举例 一. 直接程序控制方式的I/O操作 7.2 模型机典型I/O操作举例 二. 程序中断方式下的I/O操作 7.2 模型机典型I/O操作举例 三. DMA方式下的I/O操作 (P382~P383) * * 主机板 …… 主 存 M CPU 中 断 控 制 器 DMA 控 制 器 接口1 接口3 接口2 接口4 接口5 磁盘 显示器 打印机 键盘 接口卡 RESET 2)时序信号 时钟 CLOCK 附加同步信号 ASCLOCK 就绪 READY 3)数据传送控制 存储器读 MEMR 设备中断请求： IREQ0~IREQ7 (P375) 中断请求： INTR 中断响应：INTA 存储器写 MEMW 输入/输出设备读 IOR 输入/输出设备写 IOW 总线请求： HRQ 总线批准： HLDA 5)DMA控制 DMA请求： DREQ0~DREQ3 DMA批准：DACK0~DACK3 电源 复位 RESET 附加同步信号 ASCLOCK 就绪 READY 中断请求： INTR 总线请求： HRQ 地址 A15~A0 时钟 CLOCK 读/写命令： MEMR MEMW IOR IOW 中断响应：INTA 总线批准： HLDA 3)双向信号 数据 D15~D0 电源 刷新批准 DACK0 地址 A15~A0 时钟 CLOCK 存储器读 MEMR 存储器写 MEMW 动态刷新请求： DREQ0 就绪 READY 3)双向信号 数据 D15~D0 3. 键盘 由键盘输出到主机板上的信号有键盘数据KD，键盘时钟KC。 地址 A7~A0 IOR IOW 中断响应：INTA 设备中断请求： IREQ0~IREQ7 2)输出信号： 3)双向信号： 数据 D15~D0 中断请求 INTR 数据 D15~D0 设备DMA请求： DREQ0~DREQ3 总线批准： HLDA 就绪 READY 2)输出信号 MEMR MEMW 地址 A15~A0 DMA批准：DACK0~DACK3 总线请求： HRQ 3)双向信号： 地址 A7~A0 IOR IOW 译 码 地址 IOW IOR 数据缓冲寄存器 命令/状态寄存器 系统总线 打印机 CPU CPU I/O端口地址A7~A0 译 码 命令/状态寄存器 命令字D7~D0 译 码 地址 IOW IOR 数据缓冲寄存器 命令/状态寄存器 系统总线 打印机 CPU CPU 输入指令 译 码 命令/状态寄存器 状态字 译 码 地址 IOW IOR 数据缓冲寄存器 命令/状态寄存器 系统总线 打印机 CPU CPU 另一个I/O端口地址 译 码 打印字符编码 数据缓冲寄存器 1.调用打印机 CPU执行输出指令，送命令字，启动设备。 D7~0 IRQ0 地址线 设备选择