jchdl - GSL实例 - Register

 https://mp.weixin.qq.com/s/uD5JVlAjTHQus2pnzPrdLg

 

多个D触发器可以组成一组寄存器。

​​

摘自康华光《电子技术基础 · 数字部分》（第五版）

 

参考链接

https://github.com/wjcdx/jchdl/blob/master/src/org/jchdl/model/gsl/sequential/Register.java

 

1.创建Register.java, 并生成构造方法和logic()方法

略

 

2. 根据逻辑原理图，添加输入输出线

​​

 

3. 在构造方法中搜集输入输出线并调用construct()方法

​​

 

 

4. 在logic()方法中创建子节点并连线

​​

 

5. 创建inst静态方法方便后续使用

略

 

6. 创建main方法执行验证

​​

 

运行结果为：

​​

 

 

7. 生成Verilog

生成定制化模块名：

​​

 

调用toVerilog()方法生成Verilog实现。

略

 

执行结果如下：

​​

 

转载于:https://www.cnblogs.com/wjcdx/p/9862733.html