《Cadence 16.6电路设计与仿真从入门到精通》——2.3 原理图设计平台

本节书摘来自异步社区《Cadence 16.6电路设计与仿真从入门到精通》一书中的第2章，第2.2节,作者： 王超 , 胡仁喜等 更多章节内容可以访问云栖社区“异步社区”公众号查看。

2.3 原理图设计平台

Cadence的两个原理图设计平台Design Entry CIS与Design Entry HDL，拥有不同的界面及元件库，且不可共用。但元件库可以通过开始菜单“Cadence”→“Release 16.6”→“Tutorials”→“Part Developer”下的Part Developer Tutorials进行转换，设计的原理图均可在Allegro中进行后期设计。

Design Entry CIS主要用于常规的板级电路设计，是应用最广泛的EDA软件。与之相比，功能一样强大，通用性更强，可转换到Mentor和PADS，有直观、易学、易用的特点，图纸更美观，使用频率更高。下面分别介绍两种原理图设计平台的图形界面。

Design Entry HDL用于芯片电路和板级电路的设计，把芯片的电路原理图和板级电路原理图结合在一起，进行综合设计，适用于高端用户。可进行AMS仿真、元件定制，有上手难、实用性强的特点；但通用性差，难与其他软件转换。