1.系统概论
1．1 相关概念
1.2
2.运算方法运算器
2.1 浮点数计算
1.若浮点数ｘ的754标准存储格式为(41360000)16，求其浮点数的十进制数值。
解：将十六进制数展开后，可得二进制数格式为指数
解：
2.将(20.59375)10转换成754标准的32位浮点数的二进制存储格式。
解：
3.存储系统
3.1 存储器方式：
答：
静态的SRAM和动态的DRAM。
SRAM的特点是：
1.以触发器为基本的单元
2.不需要额外的刷新电路
3.速度快，但集成度低，功耗和价格较高
DRAM特点:
1.以单个MOS管为基本的存储单元
2.要不断的进行刷新操作
3.集成度高，价格低，但速度SRAM较高。
3.2 动态刷新方式：
答：
集中式：在刷新的网间隔内， 前段时间进行正常的操作，不刷新，需要刷新时，
涨停读写周期，几种的刷新整个存储器。
但是由于芯片的“死“时间过长，因为在芯片的过程中禁止了正常的读写操作。
分散式：
把一个存贮周期的分为两版，前一段时间用来完成读写操作，或维持信息。后半段的作为
刷新操作时间。
加长了系统周期。刷新过于频繁。
3.3 多模块的交叉的存储器
解
： 顺序的方式：
某个模块进行的存取时，其他的模块不工作，莫一个模块是出现故障时，其他模块是可以照常工作。通过增添的来扩充存储器，比较方面
但各个模块是串行工作，存储器的带块收到了限制。
优点：
易于扩充容量
故障局部性
缺点： 各个模块是串行工作，带块受到限制。
2.交叉方式：
地址码的低位字段是经过译码选择不同的模块。而高位的字段指向模块内的存储字。连续的字的成块传送可实现模块式的并行存取。同一个模块地址是不连续的，对连续字的成块传送是实现多模块并行存取。大大提高了存储器的带块。
特点：
多模块是：
多模块是并行工作，速度快，
不易扩展。故障全局性。
3.4 cache的工作原理
答：
1.che以块为单位是进行操作
2.当CPU的发出方内存的请求后，首先cache控制器当前的请求的字cache中。
Cache会判断当前的请求的石佛出现在cache中。
3.若命中，
若是“读“命令，则直接的对cache进行读取。与祝尊无关
若是“写”命令, cache与主存的单元同时写，write
只更新的cache单元做标记的，移除时同时修改i主存(写会copy-back)
4..为命中时：
此时直接的访问的主存。若是“读请求”，则从主存中读出所需的字。且把该字的一块送cache中成，”装入通过“，若cache中，置换算法。
若是写操作，直接写入主存。
3.5 cache命中率的计算
答：命中率(hit rate):
3.6 说明主存的cache的的地址的映射方式：
答： 全相连方式：
主存中的一个块的地址与块的内容是一起存于cache的行中，其中的块地址的存于cache
标记部分中，
可以让主存的一个快直接copy到任意一行，非常灵活，
优点：
命中率高；
Cache的存储空间利用率低
缺点：
电路难于实现，适合与小容量的cache相关
多对一的关系:但一个主存只能copy到cache中的一个特定的行位置上
优点：
硬件简单，r容易实现
缺点：
每个主存块的只有一个固定的行位置，容易产生冲突，
因此适合大容量的cache中使用。
前两种的折衷方案。他将cache中的分成u 组，每组 v行。主存块存放到那个地方是固定的，至于存到改组那行是固定的。有如下关系：
M=u *v 组号是： q=j mod u
组间采用直接映射，组内为全相连，组间直接映射。
3.7 cache的三种常用的替换算法：
答： cache中的常用的算法是:
最不经常使用的（LFU）算法；
近期最少使用的算法(LRU)算法；
随机替换。
3.8 虚拟存储器概念：
答：虚拟存储器的只是一个容量非常大的存储器的逻辑模型。不是任何的实际的物理存取存储器。
借助与主存的外存的层次，他以透明的方式给用户提供了比实实际主存的大得多的程序地址空间。程序的逻辑地址是成为虚拟地址。
3.9 堆栈的两种工作过程
答：堆栈的寻址方式成为：串联堆栈 和 存储器堆栈
串联堆栈：
存储器堆栈：（间上图红色）
进栈： （0）àMSP ,(sp)-1 àsp
出栈： （sp+1）àsp ,(mSP)àsp
堆栈方式特点：
1. 根据程序的要求，设置任意的长度
2. 可用访存指令来对堆栈数据进行寻址操作。
4.指令系统
4.1 指令格式的计算
5.指令格式如下所示，其中OP为操作码，试分析指令格式的特点。
15 9 7 4 3 0
op | ———— | 源寄存器 | 目标寄存器 |
解 ：
1.单字长二地址指令。
2.操作码字段OP可以指定9~15 =7 2的7 次方= 128
3.源寄存器和目的寄存器分别指定 4个， 2^4=16
4.常用算术运算中。
4.2指令格式如下所示，OP为操作码字段，试分析指令格式特点。
15 10 7 4 3 0
Op | ————— | 源寄存器 | 变址寄存器 |
位移量（16位） |
答：
1.字长 ：双字长二地址指令。
2.OP 10~15 6 2^6=64 操作
3.一个操作数在（4~7） 个。 2^4中16个。另一个操作范围（编址寄存器+位移量决定）
RS存储器。
4.用于访问存储器。
4.2 指令和格式数据
4.3 堆栈寻址
5.CPU
5.1 CPU的功能和主要寄存器？
答：cpu=IOTD
主要的寄存器有如下:
IR ,DR,AR,PC,PSW（R0~R4
5.2令的和数据的都用二进制的代码的存放子在内存中,从时空观如何区分对应的读出是代码是指令还是数据
答：
时间上，令周期对应的是指令，执行的从内存的却出的是数据。
空间上,从内存中取得的指令是送去控制器的，但是执行指令的从内存取得是送往运算器ALU的。
5.3 微程序的控制器，指令周期,CPU周期，时钟周期， 微命令，微操作，微指令，微程序概念和关系
答： 微程序控制器：采用存储逻辑实现的操作控制器
指令周期：取指令和执行指令的时间。
CPU周期：（又称机器周期）
5.4 水平型微指令与垂直型指令的比较
答： 并行，时间，字长，难易度
5,5, CPU 的并行性：流水处理：原理
答: 计算机并行处理的形式：
时间并行，空间并行，时间并行+空间并行；
CPU的流水处理的方式：
设流水的作业被处理Ｋ个子程序, T={T1,T2,T3….Tk
解：
设： ｛ Tsi=Li;
Li=Li;
}
5.6 流水过程的三种冲突
答：
资源相关
资源相关是多条指令是流水线在同一个机器周期征用的同一个功能部件的所发生的冲突。假定的一条指令的流水线有五段的组成。
数据相关：
解决方法：
冲突指令听屯以后再启动。
增加一个数据，将指令和数据分别放在存储器中。
数据相关：
如果前一条指令执行完成后，才能执行后一条指令。这两个指令就是数据相关。
在流水计算机的，指令的处理是重叠执行的，前一条的指令是还没有结束。
第而，三条指令就陆续开始工作。
当后继的指令的所需的操作数，刚好是前一个指令的结果。便发生数据相关冲突
解决方案：：
在流水CPU中，设置若干个运算结果缓冲寄存器，暂时保存对应的运算结果。以后使用。
称为 “向前”或定向传送技术。
3. 控制相关
控制相关是有转移指令引起的，当执行到转移条件的产生结果时，可能是顺序取下条指令，也可能转移到新的目标地址去指令。从而使流水、断流。
解决方案： 延迟转移法，转移预测法
6.总线结构
6.1 概念：
总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。
单处理器系统总线分类：(1) 内部总线(2) 系统总线(3) I/O总线
7.外围设备
8.输入输出设备
8.2 CPU管理外围方式
8.3 总线仲裁方、方式
答：
菊花链查询的方式
优点：
结构简单：实现优先级的仲裁
易于扩张设备
缺点：
优先级是固定的
电路故障敏感。
2.计数器的查询
优点：
计数器的改变，优先级也是可以改变的
缺点
增加了的数据现的
3.独立请求方式：
优点：
处理的速度快，响应快
优先控制灵活
缺点：
线路的线数代价大
硬件的代价大
4.，分布式仲裁
优点：
｛ 不需中央处理器
缺点“
｛ 设备的仲裁信号增加
8.4比较通道,DMA，中端三种方式异同点：
答：
通道方式：
通道是特殊的处理器，有自己的指令，和程序负责输入输出控制，从而将CPU的输入输出功能下放.有三种方式：选择通道，数组的多路通道，字节多路通道.
可以实现对外设的同意管理，与外设之间的数据传送，提高了CPU工作效率。
DMA方式：
DMA的实现主要有DMA控制器组成。有内存地址计算器，字计数器器，数据缓冲区i
DMA请求标志，控制“状态”逻辑， 中断机构。
数据传速度高，传送速率收到内存的访问时间的限制。需要多硬件，适合数据的
大批量的交换。
中断方式：
一般适用于随机出现的服务,且一旦提出，立即相应，
开关理论中，把若干个布尔量排成序列成为布尔向量。由于中断地址码是一串布尔常量、因此常常地址码成为向量地址。有向量的地址指出每个中断源设备的中断服务程序入口。成为向量中断。
转载于:https://blog.51cto.com/7050893/1330209
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
