从C/C++到Verilog的思维模式转换

最新推荐文章于 2024-04-24 23:28:52 发布
最新推荐文章于 2024-04-24 23:28:52 发布
阅读量1.1k 收藏 2
点赞数 1
文章标签： c/c++ matlab 人工智能
原文链接：https://my.oschina.net/wxnWhu/blog/17670
版权

我不是一个好的C/C++程序员，只会用VC6.0的MFC写一些小程序，在接触MinGW之前对编译器和Makefile完全没有概念（即使是之后，也不明白）。后来学习Verilog语言，算是对编译有了一定地认识。

说说我为什么会接触Verilog这种软件领域稀有的语言吧（因为它是硬件描述语言，全名是Verilog HDL）。我专业跟图像处理有很大关系，导师认为用软件写算法处理速度已经不可能再快的，除非有极其昂贵的集群式计算机组，因此他想用FPGA来实现部分算法，这样的话学习Verilog就是必不可少的了。

编译好的C/C++语言的程序都是顺序执行的，即CPU需要一条指令一条指令地执行，而且每一条指令都属于CPU的特定的指令集。拿乘法为例，有的CPU需要多条指令来完成，有的CPU需要一条多周期指令来完成，而极少数高端CPU仅需要一条单周期指令来完成。编译器对代码的优化，也仅仅是对各种指令序列的等效替换，不会创造新的指令。

FPGA不同，它是一张白纸，你需要在上面设计寄存器、连接关系、指令集等，可以把一个4*4矩阵相乘的操作设计成一个拥有32个专用寄存器单周期完成的指令，酷吧！在CPU上这可是需要64个乘法和48个加法的运算。有人会想，乘法和加法必须有先后关系，即使所有的64个乘法都是并行实现的，为什么加法也可以在同一个周期内完成呢？有没有人会这么想？反正我一开始是这么想的，但是后来理解了，周期说白了就是时间嘛，我的低端的FPGA的时钟是100MHz，就是10ns一

最低0.47元/天 解锁文章
weixin_34112208
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
matlab分时代码-High-Level-Synthesis:将C文件转换为Verilog
05-21
matlab分时代码高级综合 在高级综合中，工具会执行将过程或面向对象的编程语言转换为RTL级别的硬件设计的任务。 通过这种方式，可以使高级语言（例如C，C ++和MATLAB）转换为VHDL或Verilog。 在该项目中，已经实现了在使用C ++的FPGA上有效的防串扰算法。 下图显示了HLS在设计过程中的位置。 高级语言的算法更易于编写，因为重点在于算法方法。 由于设计复杂度的下降，用户不必在较低级别的问题上大惊小怪，从而减少了错误。 由于用户工作在较高的抽象水平，因此只需编写较少的代码，并且功能验证非常快。 可以及早发现错误。 另外，到VHDL或Verilog的转换以及对此生成代码的验证会在相对较短的时间内自动完成。 这样，公司就可以更快地将产品推向市场，并在竞争中保持领先地位。 用法 可以在SRC和FFT文件夹中找到C ++代码。 该代码已针对诸如Vivado或Catapult之类的工具进行了优化。 请注意，并非C ++中的每个概念都可以翻译。 因此，讨论了C ++中无法（不能）使用HLS进行翻译的概念。 由于此代码是在我实习期间开发的，因此无法公开提供完整的代码库。 报告 我
HLS：c/c++语言到Verilog HDL
zhangduojia的博客
06-14 2208
原文地址：http://xilinx.eetrend.com/blog/9841 以前听到过，但是一直没注意，今天无意间看到这篇文章，但是也没有细读，中断优先级不够，先收藏，以后看。
verilog 从入门到看得懂---matlab 自动生成verilog
最新发布
wsgy1的专栏
04-24 642
matlab 的强大不用多说，以前经常用simulink 生成c，最近尝试用simulink进行了verilog的生成，方法也很简单。一个简单的示例如下。3.点击 generation HDL Code。1，新建一个模型文件，并且根据需要进行模型搭建。2.配置HDL生成模块。
(原創) 由C語言學習Verilog的思維轉換 (C/C++) (C) (IC Design) (Verilog)
weixin_34050519的博客
01-07 490
Abstract Verilog由於在語法上向C靠攏，若熟悉C語言，學Verilog倍感親切，但也由於語法類似，若把Verilog當成C語言來思考，怎很難抓到硬體的精神。 Introduction Verilog有3點思維與C語言不一樣 1.軟體是循序的，而硬體是並行的 C語言是一行一行的執行，就算組合語言也是一樣，或許你會說threading，但在微觀下仍是循序地執行。但硬體電路就...
C++和Verilog的运算符比较
zgcjaxj的博客
04-25 570
　　C++ 的位运算 与 Verilog有相似之处，也有区别。 　　C++ 的& | 是二元操作，表示按bit对每一bit都进行& |操作； Verilog 不仅可以是二元操作(二元操作 同C++)，还可以是一元操作，表示 对自己本身按位 与操作、按位或操作。比如 wire [5:0] test_v = 6’b101011， |test_v = 1’b1， &test_...
【0基础学会Verilog】001. C语言函数到Verilog模块
qq_27719791的博客
05-27 1110
我们用Verilog语言实现与C语言函数相同功能的一个模块，以此为例给大家揭开了FPGA设计的重要工具–硬件描述语言Verilog的神秘面纱。只要你有一定的C语言基础，大致理解上面的示例代码是不太困难的。特别强调Verilog用关键词module和endmodule表示模块结构；用精准的位宽形式声明变量以便节省硬件资源，类似表示声明一个8比特位宽的wire型变量dat；使用assign对wire型变量赋值，形如表示将a+b的结果值赋给变量dat；模块的输入和输出参数都有明确的方向，input。
fft提取基波.zip_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
08-09
这个项目涵盖了多种硬件描述语言（VHDL、FPGA、Verilog）以及软件编程语言（C/C++），说明它既涉及到数字信号处理的算法实现，也涉及到了硬件级别的设计。 FFT是一种高效计算离散傅里叶变换（DFT）的算法，广泛应用...
SignalTapII学习笔记.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
08-09
通过生成的RTL接口，可以在C/C++代码级别设置观察点，然后在SignalTap II 中查看对应的FPGA内部信号。 ### 5. 使用步骤 1. **创建SignalTap II 实例**：在Vivado项目中，选择“IP Integrator” -> “Add IP” -> ...
实战训练2 基于verilog按键消抖设计.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
08-09
在实际项目中，FPGA或微控制器的开发往往需要结合VHDL/Verilog硬件描述语言和C/C++软件编程。通过将计算密集型任务分配给硬件，而将控制和决策逻辑留给软件，可以实现高效的系统设计。 总的来说，基于Verilog的按键...
实战训练36 FPGA电子琴.rar_VHDL/FPGA/Verilog_C/C++__VHDL/FPGA/Verilog_C/C++_
08-09
在本实践项目“实战训练36 FPGA电子琴.rar”中，我们主要探讨的是如何利用硬件描述语言（HDL）如VHDL或Verilog以及软件编程语言C/C++来实现一个基于FPGA（Field-Programmable Gate Array）的电子琴。这个项目不仅...
ZJLiipcode.rar_VHDL/FPGA/Verilog_C/C++_
08-11
综合来看，这个资源包可能是一个结合了VHDL/Verilog FPGA设计和C/C++软件开发的实例项目，可能涉及到图像处理或者显示应用。它不仅提供了硬件描述的背景，还展示了如何将软件与之相结合，形成一个完整的系统。对于...
将for循环从c转成verilog
I_LOVE_MCU的博客
09-08 634
将下面C函数改写成Verilog/VHDL代码。既然由于时序产生问题，为何不用组合呢？脑子想出来的代码是这样的。改完以后，啥毛病没有。
将一段C语言转化为Verilog
weixin_47910708的博客
10-25 2111
将6行C语言转化为Verilog
C++怎么与systemverilog相连
lanxingyuehai的博客
04-10 1082
通常，DPI只能连接到静态C例程，而不是C ++代码中的动态对象。所以你需要创建调用它的C包装器例程 C ++方法。 如果拥有多个对象实例，则需要从中传递指向该对象的指针SystemVerilog到C封装中。指针可以保存在SystemVerilog中的“chandle”变量中。 实例如下： class Counter8 { public: void counter8_signal(unsigned...
vcs中systemverilog和c/c++联合仿真
kevindas的博客
12-20 9776
前言 systemverilog中，可以通过DPI、PLI来与外部其它语言的程序进行交互。PLI又分为三类，TF、ACC和VPI，可以认为是PLI技术的三代演进： 其中VPI（PLI3.0）是TF/ACC的一个超集，目前使用的PLI基本上都是VPI。 与PLI技术相独立的另一个技术就是DPI，DPI技术简化了systemverilog与foreign language的交互步骤，对于开发者相对友好，所以使用相对广泛一些。 本文不对DPI中程序调用/数据交互展开讨论（这部分可以参考绿皮书..
verilog能直接用c语言编程软件,verilog语言编程
weixin_36050671的博客
05-19 825
求一个用Verilog语言编写的程序要能获取系统当前时间并且用数码管(四位数码管)输出，非常感谢$time。使用举例$display("Now the time is %t", $time);你也可以试试看可以不可以。`timescale 1ns/100psmodule tb();real time_now;initial begintime_now = 0;#50;time_now = $tim...
如何通过DPI-C连接Verilog/SystemVerilog和C/C++
poena的博客
05-09 4807
1. 在Verilog中调用C函数 首先：准备好纯C/C++代码。比如： #include <iostream> int helloFromCpp(int a) { // 0 is 0 // 1 is 1 // 2 is Z // 3 is X int a_int = a; cout << "(C++) a is " << a_int << endl; return 0; } 其次：在verilog调用C函数 module
verilog函数和c语言一样吗,[转载]C语言与verilog 的区别及相互转化
weixin_32145807的博客
05-20 829
1,面对C语言比verilogHDL更加成熟，而且更加可靠，因为verilog的编译，查错工具大都是商业软件，因此没有像C语言一样得到广泛的应用，各种缺陷也较C来说较多。基于这样的原因，在设计算法的硬件电路块时，一般采用C语言和verilog相结合的方式，利用C语言完善的查错和编译环境，设计者可以先设计出一个功能正确的设计单元，以此作为设计比较的标准。然后，把C程序一段一段地改写成用并型结构(类...
pcf8591 ad/da转换 verilog实现
12-20
PCF8591是一款8位AD/DA转换芯片，可以用Verilog语言来实现其功能。在Verilog中，可以通过描述PCF8591的功能及内部结构，然后利用Verilog语言编写具体的代码来进行模拟仿真。 对于PCF8591的AD转换功能，可以通过...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值