快速了解K4B2G1646F-BYK0


      K4B2G1646F-BYK0组织为16Mbit x16 I / O x8 bank设备。对于一般应用,该同步器件可实现高达1866Mb / sec / pin(DDR3-1866)的高速双倍数据速率传输速率。

      该芯片的设计符合以下关键DDR3 SDRAM特性,例如发布的CAS,可编程CWL,内部(自)校准,使用ODT引脚的裸片终端和异步复位。

      所有控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的交叉点(CK上升和CK下降)。所有I / O都以源同步方式与一对双向选通(DQS和DQS)同步。地址总线用于以RAS / CAS多路复用方式传送行,列和存储体地址信息。 DDR3器件采用1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V)单电源和1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V)VDDQ工作。K4B2G1646F-BYK0器件提供96球FBGA(x16)。


特征

·JEDEC标准1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V)

·VDDQ = 1.35V(1.28V~1.45V)和1.5V(1425V~1.575V)

·400MHz fCK,800Mb / sec /引脚,533MHz fCK,1066Mb / sec /引脚,667MHz fCK用于1333Mb / sec /引脚,800MHz fCK用于1600Mb / sec /引脚,933M HzfCK,1866lvMb / sec /引脚

·8Banks

·可编程CAS晚期(CAS):5,6,7,8,9,10,11,13

·可编程附加延迟:0,CL-2或CL-1时钟

·可编程CAS写延迟(CWL)= 5(DDR3-800),6(DDR3-1066),7(DDR3-1333),8(DDR3-1600)和9(DDR3-1866)

·8位预取

·突发长度:8,4,tCCD = 4,不允许无缝读取或写入[使用A12或MRS即时进行]

·双向差分数据选通

·内部(自校准):通过ZQ引脚进行内部自校准(RZQ:240ohm±1%)

·使用ODT引脚进行裸片端接

·平均刷新周期7.8us低于TCASE 85 C,3.9us,85 C-EASE <95 C

·支持工业温度(-40.95 C)

-tREFI 7.8uS at-40 C S TCASEs85C

-tREFI 3.9uS,85OC <TCASE≤95C

·异步复位

·包装:96球FBGA-x16

·A1lof无铅产品符合RoHS标准

·所有产品均不含卤素