计算机组成原理互斥性分组译码,计算机组成原理第五章答案

第5章习题参考答案

1．请在括号内填入适当答案。在CPU中：

(1)保存当前正在执行的指令的寄存器是( IR )； (2)保存当前正在执行的指令地址的寄存器是( AR )

(3)算术逻辑运算结果通常放在( DR )和( 通用寄存器 )。

2．参见图的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解：

STO R1, (R2)的指令流程图及微操作信号序列如下：

3．参见图的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解：

LAD R3, (R0)的指令流程图及为操作信号序列如下：

4．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU周期中要产生3个节拍脉冲；Tl＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。

解：取节拍脉冲Tl、T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C4外，还需要3个触发器——Cl、C2、C3；并令

T1?C1?C2；