IP-XACT IP IEEE交换格式

最新推荐文章于 2024-06-24 09:44:49 发布
最新推荐文章于 2024-06-24 09:44:49 发布
阅读量737 收藏 2
点赞数 1
文章标签： python 嵌入式
原文链接：http://www.cnblogs.com/dpc525/p/7843863.html
版权
1 What is  IP-XACT?
      IP-XACT is an XML format that defines and describes electronic components and their designs. IP-XACT was created by the SPIRIT Consortium as a standard to enable automated configuration and integration through tools. The goals of the standard are to ensure delivery of compatible component descriptions from multiple component vendors, to enable exchanging complex component libraries between electronic design automation (EDA) tools for SoC design (design environments), to describe configurable components using metadata, and to enable the provision of EDA vendor-neutral scripts for component creation and configuration (generators, configurators). Approved as IEEE 1685-2009 on December 9, 2009, published on February 18, 2010.
 
2 有哪工具支持？
Vivado, ARM Socrates etc. 
 
3 IP-XACT就是解决目前在SOC系统设计中的IP集成问题。从图中可以看出IP的支付费用在不断地增长，在ＳＯＣ设计中占据的比重也越重要。
 
 
参考文献：
1 人物专访：如何解决 IP 集成问题.  https://community.arm.com/cn/b/blog/posts/ip。
3 被 Linus Torvalds 批评过的十一种技术.  http://ms.csdn.net/geek/98484
4 AI芯片的架构之争真的有意义吗？ https://i-blog.csdnimg.cn/blog_migrate/01666ccf2127a153a3b38ce583394567.png

 

转载于:https://www.cnblogs.com/dpc525/p/7843863.html

weixin_34356555
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
IEEE Standard For IP-XACT ( IEEE 1685-2009) - 1, 概述
NicholasKong
06-10 3259
IEEE Standard For IP-XACT (1, 概述）- IEEE 1685-2009 IEEE Standard for IP-XACT, Standard Structure for Packaging,Integrating, and Reusing IP within Tool Flows 相关资源：https://download.csdn.net/download...
IP-XACT standard
07-27
IP-XACT作为IC领域IP专业化及SOC的广泛应用开发，即将成为基础标准
IEEE Standard For IP-XACT ( IEEE 1685-2009) - 0, 介绍
NicholasKong
05-27 3173
IEEE Standard For IP-XACT (0, 介绍）- IEEE 1685-2009 IEEE Standard for IP-XACT, Standard Structure for Packaging,Integrating, and Reusing IP within Tool Flows 相关资源：https://download.csdn.net/download/...
Vivado HLS IP-XACT快速创建AXI总线IP（PWM）z
vivid
11-22 3723
转于http://comm.chinaaet.com/adi/blogdetail/36154.html Vivado HLS IP-XACT快速创建AXI总线IP（PWM） 1、摘要 该笔记主要是利用HLS设计PWM算法IP核，借助IP-XACT快速创建基于AXI总线的IP核的心得。 2、目标 1）设计PWM IP 2）了解如何使用HLS创建AXI总线IP 之前设计了一个简
IEEE Standard for IP-XACT,Standard Structure for Packaging,Integrating
01-15
Contents 1. Overview.............................................................................................................................................. 1 1.1 Scope .......................................................................................................................................... 1 1.2 Purpose ....................................................................................................................................... 2 1.3 Design environment ................................................................................................................... 2 1.4 IP-XACT–enabled implementations .......................................................................................... 6 1.5 Conventions used ....................................................................................................................... 7 1.6 Use of color in this standard..................................................................................................... 12 1.7 Contents of this standard .......................................................................................................... 12 2. Normative references......................................................................................................................... 13 3. Definitions, acronyms, and abbreviations.......................................................................................... 15 3.1 Definitions................................................................................................................................ 15 3.2 Acronyms and abbreviations.................................................................................................... 20 4. Interoperability use model ................................................................................................................. 21 4.1 Roles and responsibilities......................................................................................................... 21 4.2 IP-XACT IP exchange flows.................................................................................................... 22 5. Interface definition descriptions ........................................................................................................ 25 5.1 Definition descriptions ............................................................................................................. 25 5.2 Bus definition ........................................................................................................................... 26 5.3 Abstraction definition............................................................................................................... 28 5.4 Ports.......................................................................................................................................... 29 5.5 Wire ports................................................................................................................................. 30 5.6 Qualifiers.................................................................................................................................. 31 5.7 Wire port group ........................................................................................................................ 32 5.8 Wire port mode (and mirrored mode) constraints.................................................................... 33 5.9 Transactional ports ................................................................................................................... 34 5.10 Transactional port group .......................................................................................................... 36 5.11 Extending bus and abstraction definitions ............................................................................... 37 5.12 Clock and reset handling .......................................................................................................... 38 6. Component descriptions .................................................................................................................... 41 6.1 Component ............................................................................................................................... 41 6.2 Interfaces .................................................................................................................................. 43 6.3 Interface interconnections ........................................................................................................ 44 6.4 Complex interface interconnections......................................................................................... 46 6.5 Bus interfaces ........................................................................................................................... 48 6.6 Indirect interfaces..................................................................................................................... 58 6.7 Component channels ................................................................................................................ 59 6.8 Address spaces ......................................................................................................................... 60 6.9 Memory maps........................................................................................................................... 68 6.10 Remapping ............................................................................................................................... 79 6.11 Registers ................................................................................................................................... 81 6.12 Models...................................................................................................................................... 95
Kactus2:Kactus2是基于IP-XACT标准的图形化EDA工具。-开源
05-14
Kactus2是用于基于IP-XACT的SoC设计的工具集，并提供硬件和软件组件的打包，集成和配置，以及寄存器设计以及HDL导入和生成。 源代码托管在https://github.com/kactus2/kactus2dev。 可以在https://github.com/kactus2/ipxactexamplelib上找到示例IP库。可以在https://www.youtube.com/user/Kactus2上找到视频教程。可以在https://github.com/kactus2上找到问题跟踪程序。 / kactus2dev / issues对于出版物，请使用以下参考文献：http://joss.theoj.org/papers/73e33d6850d24f0d6aad0d5f38937f83贡献者：Antti Kamppi，Joni-MattiMäättä，Lauri Matilainen，Timo D.Jönhoh，Hämäläin Pekkarinen，简妮·维塔宁（Janne Virtanen）
pyIPXACT：使用Python的IEEE 1685-2014的IP-XACT DOM
02-06
pyIPXACT-使用Python的的IP-XACT DOM。产品特点为生成IP-XACT文件IP-XACT目录IP-XACT资源标准： 架构文件： GitHub上的 贡献者（维护者）执照该库根据SPDX许可证标识符：Apache-2.0
IEEE 1685-2009 (IP-XACT 2009)
05-26
IEEE 1685-2009 IEEE Standard For IP-XACT, Standard Structure For Packaging, Integrating, And Reusing IP Within Tool Flows IEEE标准，提供芯片工具流程打包，整合，和IP复用
Instigate IP-XACT Front-end-开源
07-09
Instigate IP-XACT 前端提供类似 C++ SAX 的接口，用于从/向符合 IP-XACT 标准的 XML 文件导入/导出设计。
ipxact2systemverilog：将IPXACT XML转换为可综合的VHDL或SystemVerilog
02-23
xact2systemverilog ipxact2rst ipxact2md ipxact2vhdl 该软件采用寄存器组的IP-XACT描述，并生成可综合的VHDL和SystemVerilog软件包以及ReStructuredText文档。 它仅考虑注册银行说明。 该软件不会生成OVM或UVM测试平台软件包。 在example / tb目录中，有一个有关如何使用生成的包的示例。 用法 pip install ipxact2systemverilog ipxact2systemverilog --srcFile FILE --destDir DIR ipxact2rst --srcFile FILE --destDir DIR ipxact2md --srcFile FILE --destDir DIR ipxact2vhdl --srcFile FILE --destDir DIR
PyPI 官网下载 | socrates_api-1.3.4.tar.gz
01-16
资源来自pypi官网。 资源全名：socrates_api-1.3.4.tar.gz
推荐开源项目：IP-XACT解析器 - ipyxact
最新发布
gitblog_00060的博客
06-24 223
推荐开源项目：IP-XACT解析器 - ipyxact 项目地址:https://gitcode.com/olofk/ipyxact 1、项目介绍 在电子设计自动化领域，IP-XACT（集成电路交换标准）是一种用于标准化知识产权（IP）组件描述的XML规范。而ipyxact是一个基于Python的IP-XACT文件解析库，它能将IP-XACT文件转化为Python对象，从而简化你在Python应用...
Vivado IP Package 自定义总线 Interface
K_O_Carnivist的专栏
02-11 9211
在用Vivado制作自己的IP的时候，已经熟悉了将功能关联的一组port组合成一个interface。但截止到2014.4，Vivado还没有加入自定义interface的界面，像上HDMI接口Vivado就没有集成合适的interface。本文通过添加和修改相关XML文件来为IP添加自定义interface。
【前端验证】通关寄存器与ral_model —— 寄存器的组织形式
moon9999的博客
09-24 2130
ral_model是验证方法学中非常独立且重要的一个篇章。可以说在我维持不长的芯片验证生涯中对ral_model的使用达到了贼溜水平，甚至参考了各种资料组织了部门第一版uvm寄存器验证sequence。但是呢，我从来没有涉足过寄存器的组织与ral_model的生成这部分，这个系列就是为了补齐这部分的短板，距离芯片全栈工程师更进一步啊。当然这个系列还是基于我以往先入门再探究的习惯，先把东西跑出来看到结果确定理论是可行的，再去进行理论拓展和探究。
IC高级工程会议——DVCon中国2019欢迎您的论文投稿！
路科验证
10-22 1258
  什么是DVCon？ DVCon中国是在中国举办的集成电路相关的高技术会议，探讨集成电路和电子系统设计与验证中的标准语言、工具与方法学，由Accellera Systems Initiative主办。DVCon中国与DVCon美国同源，DVCon美国在硅谷成功举办了超过20年。自2017年起，DVCon中国分会已成功召开两届，这样一个超过20年举办历史的全球盛会进入中国，是国内IC行业这...
ARM-socreate工具安装
weixin_54044544的博客
08-15 822
2、直接执行ARM-Socrates-1.7.7-Linux-x86-64-Install安装程序。没问题后启动 ./ARMSOCREATES177/ARM-Socrates。1、上传工具至服务器 并对安装包进行解压。执行校验 （安装文件路径哈）选择你要安装工具的位置。
ARM SocRates 1.7.7 基础架构设计学习-4
weixin_43110049的博客
12-06 430
需创建8条主控总线，7条被控总线，名称为：nic400_8S7M。去掉apb接口选择，然后点击finish。18、保存工程，下次再表。
UVM知识点4
u012678323的专栏
08-28 449
这个工具通常是 EDA (Electronic Design Automation) 工具套件的一部分，比如 Synopsys的VCS，Cadence 的Incisive 或 Mentor Graphics的 Questa等。更为重要的是，不仅仅是不再推荐，而且如果以default sequence的方式启动以后，default sequence被启动以后，starting_phase依然会是null，如果沿用以前的代码，整个平台就起不来了。生成的代码只标记字段，默认情况下这些字段的约束定义为rand。
coresight ipxact_lib是什么
07-13
"ipxact_lib"是一个可能用于表示IP-XACT（IP eXtensible Architecture and Content）库的术语。IP-XACT是一种用于描述和交换硬件设计中的IP（Intellectual Property）和系统级信息的标准规范。 IP-XACT旨在提供一种通用的描述格式，以促进IP的可重用性、可插拔性和自动化集成。它使用XML（eXtensible Markup Language）作为描述语言，可以定义IP的功能、接口、寄存器、时钟、重置和其他相关属性。这样，设计工具和流程可以通过解析和使用IP-XACT描述来实现自动化的IP集成和配置。 在这种背景下，"ipxact_lib"可能是指一个IP-XACT库，其中包含了与特定IP或硬件设计相关的IP-XACT描述文件。这些描述文件可以由设计工具或设计流程使用，以了解和配置该IP的特性、接口和其他相关信息。 需要注意的是，"ipxact_lib"并不是一个具体的标准术语，它可能是特定环境或项目中使用的自定义名称。因此，具体的含义和使用方式可能会因上下文而有所不同。 希望能够回答您的问题。如果还有其他疑问，请随时提问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值