计算机基础原理知识,计算机基础知识与基本工作原理.ppt

计算机基础知识与基本工作原理

2.1.3.6 存储器的扩展原理 1、内(主)存储器的基本结构 存储芯片 存储模块 存储体 进行位扩展 以实现按字节编址的结构 进行字扩展 以满足总容量的要求 存储体、地址译码、数据缓冲和读写控制 位扩展：因每个字的位数不够而扩展到数据输出线的数目。 字扩展：因总的字数不够而扩展地址输入线的数目，也称 为地址扩展。 并行存储器、多端口存储器、相联存储器等 2.1.3.6 存储器的扩展原理 2、存储芯片的位扩展 ⑧ 64K*1 I/O ⑦ 64K*1 I/O ⑥ 64K*1 I/O ⑤ 64K*1 I/O ④ 64K*1 I/O ③ 64K*1 I/O ② 64K*1 I/O ① 64K*1 I/O A0 ~ A15 R/W CS D0 D7 … 等效为 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 用64K×1bit的芯片扩展实现64KB存储器 进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列(位线扩展)形成整个模块的数据线(8bit宽度)。 2.1.3.6 存储器的扩展原理 3、存储芯片的字扩展 用8K×8bit的芯片扩展实现64KB存储器 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效为 A0 ~ A12 R/W D0 ~ D7 ⑧ 64K*1 D0~7 ⑦ 64K*1 D0~7 ⑥ 64K*1 D0~7 ⑤ 64K*1 D0~7 ④ 64K*1 D0~7 ③ 64K*1 D0~7 ② 64K*1 D0~7 CS1 ① 8K*8 D0~7 CS 3-8译 码 器 Y0 Y1 Y7 … …… A13 A14 A15 进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线 ， CPU的高位地址线(扩展的字线)被用来译码以形成对各个芯片的选择线 —— 片选线 。 2.1.3.6 存储器的扩展原理 4、存储芯片的字、位同时扩展 用16K×4bit的芯片扩展实现64KB存储器 16K*4 16K*4 A0~ A13 R/W D0 ~D3 D4~ D7 2－4 译码器 A15 A14 CS 64K*8 A0 ~ A15 D0 ~ D7 R/W CS 等效为 16K*4 16K*4 16K*4 16K*4 16K*4 16K*4 1、对芯片分组进行位扩展，以实现按字节编址。 2、设计个芯片组的片选进行字扩展，以满足容量要求。 2.1.3.6 存储器的扩展原理 4、内存储器与并行总线的接口 地址 译码 主 存 储 器 微处 理器 或 总线 接口 AB 地址锁存 RD/WR 片选控制 低位AB 高位AB IO/M 1、数据线：如果考虑总线负载问题，可加接数据收发器。 2、读写控制线：考虑有效电平。 字选：系统地址总线中的低位地址线直接与各存储芯片的地址线连接。 所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。 片选：系统地址总线中余下的高位地址线经译码后作为不同存储芯片的片 选。通常IO/M信号也参与片选译码。 3、地址线：字选＋片选。 DB 数据缓冲 通常都由多片存储芯片构成 2.2 微型计算机基本工作原理 1、时序 CPU在执行指令时各控制信号之间的顺序关系。 2、时钟电路 产生计算机所需的时序信号，使得计算机内部电路在统一的节拍控制下严格按时序同步工作。 2.2.1 时序及时钟电路 外部附加电路(晶振+电容) 内部配置电路(精度稍差) 1)时钟周期(振荡周期) 2)状态周期(=2个时钟周期) 3)机器周期(=6个状态周期=12个时钟周期) 4)指令周期(视指令而定) 2.2.1 时序及时钟电路 指令：规定计算机执行某种操作的命令。指示CPU执行一个特定的处理，如从存储器取数据、对数据进行逻辑运算等。 指令系统：CPU可以处理的全部指令集合(Instruction Set)。指令集结构(ISA，Instruction Set Architecture) 是体系结构的主要内容之一，对CPU的基本组织会产生非常大的影响。ISA功能设计实际就是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。 操作码指明要完成的操作的性质(类型)，如加、减、乘、除、数据传送、移位等； 操作数指参加上述规定操作的数据或数据所存放的地址。 2.2.2 指令与程序 2.2.2.1 指令系统 2.2.2 指令与程序 2.2.2.2 程序设计语言 机器语言