计算机组原理ppt,计算机组原理第三章.ppt

计算机组原理第三章

计算机组成原理 毛典辉 北京工商大学计算机与信息工程学院 Email: amaode@ 进一步结论： 当最高有效位产生进位而符号位无进位时,产生上溢； 当最高有效位无进位而符号位有进位时,产生下溢。 缺点 将多个数一次相加，机器难以实现。一般的加法器，只能把两个输入数相加，多个位积的同时输入是无法实现的。 乘积位数增长了一倍，即2n，而机器字长只有n位。 改进 (a)把一次求和的操作，变成逐步累加求部分积的操作 (b)不带符号位的阵列乘法器 原码一位乘法逻辑结构原理图 原码一位乘法 工作原理 (I)?乘法开始时，“启动”信号使控制触发器Cx置“1”，于是开启时序脉冲T。 (II)? 当乘数寄存器R1最末位为“1”时，部分积Zi和被乘数X在加法器中相加，其结果输出至R0的输入端。 (III)一旦打入控制脉冲T到来，控制信号LDR0使部分积右移一位，与此同时，R1也在控制信号LDR1作用下右移一位，且计数器i计数一次。 (IV)当计数器i=n时，计数器的溢出信号使触发器Cx置“0”，关闭时序脉冲T， 乘法宣告结束。 若将R0和R1连接起来，乘法结束时乘积的高n位部分在R0，低n位部分在R1，R1中原来的乘数Y由于移位而全部丢失。 浮点四则运算 浮点乘法和除法运算 浮点数的阶码运算(移码的运算规则) [X]移+[Y]移=2n+[X+Y]移 浮点乘法和除法运算 设有浮点数ｘ＝2－5×0.0110011,ｙ＝23×(－0.1110010),阶码用4位移码表示,尾数(含符号位)用8位补码表示。求[ｘ×ｙ]浮。要求用补码完成尾数乘法运算,运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。 [解:] 　　移码采用双符号位,尾数补码采用单符号位,则有 [Mｘ]补＝0.0110011, [Mｙ]补＝1.0001110,　[Eｙ]移＝1 011, [Eｙ]补＝0 011, [Eｘ]移＝0 011,　[ｘ]浮＝00 011, 0.0110011, [ｙ]浮＝01 011, 1.0001110 (1)判断操作是否为”0”,求阶码和[Eｘ＋Eｙ]移＝[Eｘ]移＋[Eｙ]补＝0 011＋0 011＝0 110, 值为移码形式－2。 (2) 尾数乘法运算可采用补码阵列乘法器实现,即有[Mｘ]补×[Mｙ]补＝[0.0110011]补×[1.0001110]补 　　　　　　　 ＝[1.1010010,1001010]补 (3) 规格化处理 乘积的尾数符号位与最高数值位符号相同,不是规格化的数,需要左规,阶码变为00 101(-3), 　 尾数变为 1.0100101,0010100。 (4) 舍入处理　　尾数为负数,取尾数高位字长，按舍入规则,舍去低位字长，故尾数为1.0100101 。 　　最终相乘结果为　　[ｘ×ｙ]浮＝00 101,1.0100101 其真值为　　ｘ×ｙ＝2－3×(－0.1011011) 浮点乘法和除法运算 实现的逻辑框图 定点运算器的组成和结构 运算器是机器的加工处理部件，是中央处理机的重要组成部分。 1.与控制器的关系 　　运算器接收到控制器发来的各种运算控制命令，进行运算，运算过程中产生的各种信息，包括运算结果特征标志和状态信息，再反馈给控制器。 2. 与存储器的关系 　　存储器可以把参加运算的数据传送给运算器；运算器也可把运算结果传送给存储器，同时运算器提供存储器的地址。 运算器的操作速度比存储器的操作速度要快，为了解决这个矛盾，控制器采用异步控制方式，分别对运算器和存储器进行异步控制。 定点运算器的功能和组成 运算器的主要功能是实现对数据的算术和逻辑运算。主要包括对数值数据的算术运算，如执行加、减、乘、除运算，变更数据的符号等。也包括对各种数据的逻辑运算，例如进行与、或、求反等运算。 运算器的基本结构应包括以下几个部分： (1)能实现算术和逻辑运算功能的部件ALU； (2)存放待加工的信息或加工后的结果信息的通用寄存器组； (3)按操作要求控制数据输入部件：多路开关或数据锁存器 (4)按操作要求控制数据输出部件：输出移位和多路开关； (5)计算器与其它部件进行信息传送的总线以及 总线接收器与发送器； 运算器的基本逻辑图 定点运算器的基本结构 算术逻辑单元(ALU) 基本的逻辑电路 与运算 复合逻辑电路 与非门 复合逻辑电路 与或非门 基本的二进制加法/减法器 在计算机中完成两个二进制数相加的基本加法器有半加器和全加器。半加器在完成两数相加时，不需要考虑低位进位。全加器用来完成两个二进制数相加，并且同时考虑低位的进位，即全加器完成三个一位数相加的功能。 设： 　 Ai表示被加数的第i位 Bi表示加数的第i位