HDL的综合和c语言的编译区别,Verilog HDL与C语言的比较

Verilog HDL是在C语言的基础上发展起来的,因而它保留了C语言所独有的结构特点。

为便于对Verilog HDL有个大致的认识,在这里将它与C语言的异同作一比较:

1.C语言是由函数组成的,而Verilog HDL则是由称之为module的模块组成的。

2.C语言中的函数调用通过函数名相关联,函数之间的传值是通过端口变量实现的。相应地,Verilog HDL中地模块调用也通过模块名相关联,模块之间的联系同样通过端口之间的连接实现,所不同的是,它反映的是硬件之间的实际物理连接。

3.C语言中,整个程序的执行从main函数开始。Verilog HDL没有相应的专门命名模块,每一个module模块都是等价的,但必定存在一个顶层模块,它的端口中包含了芯片系统与外界的所有I/O信号,这个顶层模块从程序的组织结构上讲,类似于C语言中的main函数,但Verilog HDL中所有module模块都是并发运行的,这一点必须从本质上与C语言加以区别。

4.Verilog HDL中对注释语句的定义与C语言类似。

Verilog HDL与C语言的其他相似之处还有很多,这里不再一一举例。

  • 0
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值