嘉应学院计算机组成原理,直接补码阵列乘法器及设计原理.doc

直接补码阵列乘法器及设计原理

直接补码阵列乘法器的设计原理

*(李澄举

(嘉应学院 计算机系， 广东 梅州 514015)

[摘要]直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。本文从组成阵列乘法器的四类全加器的工作原理分析开始，结合补码和真值的转换关系，通过和手工计算方法的对比，深入浅出地揭示了直接补码阵列乘法器的工作原理。

[关键词] 直接补码阵列乘法器，负权值，一般化全加器

一、引言

直接补码阵列乘法器可以直接求出两个补码的相乘积，由于符号位也参加运算，运算速度比起原码阵列乘法器快得多。5位乘5位的直接补码并行阵列乘法器的逻辑结构如图1所示。

与原码阵列乘法器不同的是，直接补码阵列乘法器除了采用0类全加器之外，还采用了1类和2类全加器，以对应于输入补码符号位的负的位权值；图1左下角的虚框是行波进位加法器，为了缩短加法时间，可以用先行进位加法器代替。

设被乘数和乘数(均为补码)分别为A＝(a4)a3a2a1a0，B＝(b4)b3b2b1b0，其中a4和b4是符号位，用括号括起来是表示这一位具有负的位权值。根据补码和真值的转换可以知道，

补码A的真值a ＝ a4×(－24)＋a3×23＋a2×22＋a1×21＋a0×20；

补码B的真值b ＝ b4×(－24)＋b3×23＋b2×22＋b1×21＋b0×20；

即在将补码直接转换成真值时，符号位取负权值，其余位取正权值。