c语言产生一m序列,其特征多相式:1+x^3+x^5,M序列伪随机码在测距回答概率控制中的 - FPGA/ASIC技术 - 电子发烧友网...

M序列伪随机码在测距回答概率控制中的应用

测距器(Distance Measuring Equipment)系统分为机载询问器和地面应答器两部分。其测距原理为二次雷达测距原理。系统工作时,由机载询问器发射测距询问脉冲,经距离d到达地面应答器接收机,经信号处理,并延迟一个系统固定时间后,测距回答脉冲被回发。机载询问器计算出询问与回答脉冲之间的时间间隔t,即可计算出飞机与地面应答器的斜距d,公式如下:

d=c(t-Δt)/2

其中,Δt为系统延时,c为无线电波的传播速度。

55f3c4124da417db8638f312192c3d6e.gif

由测距原理可以知道,要对机载询问器的测距性能指标进行检测,就必须模拟地面应答器产生的回答脉冲。而在实际测距系统工作中,由于各种干扰存在,使测距回答率不可能达到100%。所以,为在不同回答数目情况下对机载访问器进行综合性能测试,需要对测距回答概率进行控制,以达到检测目的。    在测距回答概率控制工作过程中有几个特性需要特别注意。首先,测距回答概率控制电路由询问脉冲间接触发,即视频询问脉冲经处理后产生的触发信号为测距回答概率控制过程同步触发信号;其次,根据检测要求,测距回答概率范围在0%~100%之间(一般达不到100%),并且以一定步进可调,如10%或20%等;第三,两个测距回答概率控制电路输出的回答脉冲触发信号的时隔是随机变化的,而不是按相等时间间隔平衡分配的;同时,测距回答概率控制电路的工作速率要快,以增强系统检测性能。    由于回答脉冲在固定概率控制下是随机产生的,其产生过程是随机过程,所以可以通过模拟具有随机特性的随机过程来实现固定概率下回答脉冲随机的产生。    在这里,利用N位m序列产生周期n=2N-1的伪随要序列,其自相关函数与平稳高斯随机分布的自相关函数之间的比较如图2所示。可见,m伪随机序列的随机性是具有周期性的,其周期为n,n即周期内随机变量的个数。实际上,伪随机序列就是随机序列的周期沿拓。图2中,τ为离散值。    根据用于检测机载询问器性能的模拟回答信号的测距回答概率控制特性可知,该方案达到了要求,满足了测距回答概率配置要求。以一定步进可调,且测距回答概率步进精度可以通过改进电路来提高;同时,m序列伪随机数的随机产生性符合测距回答信号随机产生特点,伪随机码的周期随机性,也符合询问检测次数有限的特性。利用PLD可编程逻辑器件来实现,不但有利于在线调试电路,而且可以灵活地改进电路,利于开发。

本文通过对测距回答概率控制过程的特性分析,提出一种基于m序列伪随机码的实现方法,并给出了具体PLD实现电路。

1 设计方案

1.1 特性分析

模拟应答器由机载询问脉冲触产生回答脉冲,原理框图如图1所示。经模拟应答器接收机解调后的视频询问脉冲经过询问脉冲处理电路处理后,输出回答脉冲触发信号;经测距回答概率控制电路进行回答概率判决,得到回答触发信号;触发回答脉冲产生电路产生视频回答脉冲,经调制后发射,供机载询问器接收处理。本文所研究的重点即测距回答概率控制电路。

a2fb942f9f123a0e8da35ea9ffc835ee.gif

1.2 理论方案

根据回答概率控制的特性知道,应把询问脉冲经处理后产生的触发信号作为测距回答概率控制电路的同步信号(或者说时钟)。测距回答概率P回∈[0%,100%],以10%或20%步进可调。现以20%步进为例,其可调值为0%、20%、40%、60%、80%、100%,即P回为整个概率空间上的几个离散点。

b8d56aa045faf75ef224758920902c83.gif

但是,一方面模拟产生完全符合随机分布的随机过程很难实现;另一方面,在实际机载询问器检测中,测距回答总数有限,利用完全符合正态分布的随机过程随机产生回答信号,很难达到所规定的测距回答概率控制要求。从这两个方面出发,采用伪随机过程,即具有周期性的随机过程,而每个周期内的随机变量近似服从随机分布。

9cc1517732d2527f4993828e42c68e9f.gif

由于m伪随机序列在每个周期内有n(n≤2 N-1)个伪随机数,具有近似离散随机分布特性,这里把这个离散随机分布特性与固定概率控制下的回答脉冲随机产生相对应。而测距回答概率的控制则根据n个伪随机数的数值大小作为门限来判定,

becc276fe3fe8768ce4a98222b023857.gif即把伪随机数的值作为测距回答概率判决条件。具体判决过程如下:

n个伪随机数为x1,x2,…,xi,…,xn,xi∈(x1…xn);测距回答概率P回符合离散随机分布特性,设x为由询问信号触的m序列发生器产生的伪随机数,其值包含在n个伪随机数的取值范围内,则测距回答概率取值规则如下:

P回(x≥x1)=n/n&TImes;100%=100%;

P回(x≥x2)=(n-1/n)&TImes;100%;

P回(x≥x3)=(n-2/n)&TImes;100%;

……

P回(x≥xn)=1/n&TImes;100%;

P回(设定为不回答状态)=0%。

由以上各式,可以通过设定不同的伪随机数值作为测距回答概率判决门限的方式,来设定不同的测距回答概率值。实际中,首先确定测距回答概率配置,然后通过不同的伪随机数数值门限加以实现。其原理框图如图3所示。N位m序列产生电路在询问触发信号触发下产生n个N位二进制伪随机数,经译码电路进行二-十进制转换,形成各种数值电平,由概率判决电路进行判决。若为设定测距回答概率判决门限之上的伪随机数值,则输出回答触信号,否则没有回答触发信号输出。其中,判决门限由测距回答概率设置输入配置。

9f28a79990d6b7c47decbac8db5143d6.gif

2 具体实现

为提高电路的工作效率并使其具有灵活的可编程性能,采用PLD可编程逻辑器件实现。现以N=4位m序列伪随机数产生器为例详细介绍一下(测距回答概率步进为20%)。

2.1 m序列产生电路

以四级(N=4)移位寄存器构成周期为n=2n-1=15的m序列伪随机数产生器,本原多项式为f(x)=1+x+x4,原理图如图4所示。利用询问触发信号作为m序列产生器同步时钟,4位并行输出二进制数产生周期为15的伪随机数,产生的伪随机数如表1所示。

表1 伪随机数列表

触发序号

D3  D2  D1  D0

伪随机数

译码输出

1

1   0   0   0

8

d8

2

1   1   0   0

12

d12

3

1   1   1   0

14

d14

4

1   1   1   1

15

d15

5

0   1   1   1

7

d7

6

1   0   1   1

11

d11

7

0   1   0   1

5

d5

8

1   0   1   0

10

d10

9

1   1   0   1

13

d13

10

0   1   1   0

6

d6

11

0   0   1   1

3

d3

12

1   0   0   1

9

d9

13

0   1   0   0

4

d4

14

0   0   1   0

2

d2

15

0   0   0   1

1

d1

2.2 二-十进制译码电路

译码电路原理图如图5所示。四位二进制伪随机数码经4-15译码器译为d1~d15输出,高电平有效,d1~d15与伪随机数的对应关系如表1所示。当每一个询问触发信号到来时,m序列产生1个伪随机数,对应d1~d15中有一个为高电平。

2.3 测距回答概率判决电路

各个伪随机数值作为门限时的测距回答概率如下:

P回(x≥1)=15/15×100%=100%;

P回(x≥2)=(14/15)×100%;

……

P回(x≥15)=1/15×100%;

P回(设定为不回答状态)=0%。

门限为1,P回(x≥1)=15/15×100%=100%,d1~d15任意有效均有输出;

门限为4,P回(x≥4)=12/15×100%=80%,d4~d15任意有效均有输出;

门限为7,P回(x≥7)=9/15×100%=60%,d7~d15任意有效均有输出;

门限为10,P回(x≥10)=6/15×100%=40%,d10~d15任意有效均有输出;

门限为13,P回(x≥13)=3/15×100%=20%,d13~d15任意有效均有输出;

不回答状态,P回(不回答)=0%,d1~d15任意有效均无输出。

无回答状态就是封闭概率控制电路的触发输出信号,无论产生伪随机数值为多少,人为造成询问不回答状态。判决电路如图6所示。译码门输出的d1~d15电平信号,分别与外部测距回答概率设定电平P0~P4相与后,经同一个或门输出。d1~d15每三个一组,分别与P0~P4相与,即d1~d3分别与P4,……,d13~d15分别与P0相与。显然,只有当d1~d15任何一个电平与相对应的P0~P4中的一个电平同时为高电平时,或门输出回答触发信号,高电平有效,此时启动回答。其中测距回答概率设定电平P0~P4由外部配置,其电平配置与测距回答概率设定数值的对应关系如表2所示。

表2 电平配置与测距回答概率设定数值的对应关系

P4

P3

P2

P1

P0

测距回答概率

1

1

1

1

1

100%

0

1

1

1

1

80%

0

0

1

1

1

60%

0

0

0

1

1

40%

0

0

0

0

1

20%

0

0

0

0

0

0%

2.4 提高步进精度的改进电路

要使测距回答概率控制步进精度进一步提高,如达到10%,若用以上方法,取步进门限1时,P回(步进)=1/15×100%=6.7%,取步进门限2时,

df971cdfeccd3b4f7ebb1ae480562959.gifP回(步进)=2/15×100%=13.3%,因而只有取步进门限1.5时才可达到P回(步进)=1.5/15×100%=10%的步进要求。但按前面的方案,门限不可以取分数,所以用以上电路提高步进精度误差太大。因此,必须重新选取产生伪随机数个数,以适应步进精度提高的要求。为兼顾测距回答随机性与提高步进精度两个方面的要求,对于10%步进,选用5位m序列产生器,利用反馈方式把其随要内战数减少为20个。其它步进精度要求的可由此方法实现。其实现通用的原理框图如图7所示。

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA(现场可编程门阵列)是一种芯片,具有可编程的逻辑资源和存储资源,可以实现各种数字电路的功能。但是,FPGA默认情况下是专门用于处理数字信号的,并不直接支持模拟信号的生成。然而,我们可以通过一些技术手段实现FPGA生成模拟信号。 首先,我们可以利用FPGA的数字输出端口和数字到模拟转换器(DAC)进行模拟信号的生成。FPGA通过编程配置,将数字信号送到DAC,DAC将其转换为相应的模拟信号输出。这种方法可以实现基本的模拟信号生成,例如正弦波、方波等。 另外,我们还可以利用FPGA内部的数字运算单元和查找表(LUT)来生成模拟信号。通过在FPGA实现一些数学函数,如正弦、余弦等,然后根据需要的频率和幅值等参数进行计算,就可以生成对应的模拟信号。 此外,FPGA还可以与外部模拟信号源结合使用,通过数字输入端口接收模拟信号,并进行数字信号处理。在FPGA内部对数字信号进行运算后,再通过数字输出端口将处理后的结果输出为模拟信号。 需要注意的是,FPGA生成模拟信号的精度和带宽受其内部各模块的性能限制,也受到外部DAC等模拟电路的限制。因此,在设计时需要根据需求合理选择FPGA芯片、外部模拟电路和设计算法,以达到要求的模拟信号生成效果。 总之,虽然FPGA默认情况下并不直接支持模拟信号的生成,但通过合理的设计和技术手段,我们可以利用其数字资源和逻辑功能实现模拟信号的生成。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值