axi ps读写pl_PL读写DDR：Datamover能干什么

最新推荐文章于 2024-07-15 21:56:10 发布
最新推荐文章于 2024-07-15 21:56:10 发布
阅读量1.1k 收藏 20
点赞数 2
文章标签： axi ps读写pl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_35908791/article/details/112483632
版权
本文介绍了Datamover IP核在AXI PS读写DDR过程中的作用，包括其功能、简单使用方法、配置注意事项。Datamover支持DDR数据的搬入搬出、非对齐传输、自动拆解长burst等功能，通过AXI4-Stream接口进行读写操作。配置时需注意AXI4-Stream SLAVE接口的命令格式，并根据需求调整DSA和BTT参数。
摘要由CSDN通过智能技术生成

最近发现工程项目中一直在用AXI-DMA。这玩意儿搬数据倒是没问题，就是用axi-lite配置起来非常反人类。。。简单的办法其实是用datamover ip核。

这个ip核能干嘛呢。准备写个文章解析一下。由于好多feature没用过，所以仅仅看文档可能理解有误，欢迎指出错误。

首先扫个盲：MM2S指的是Memory map to stream. 读DDR. S2MM指的是steam to memory map. 写DDR.

Datamover能干嘛

  • 能把数据以axi_stream的格式从DDR里搬入搬出
  • 支持4KB的边界保护以及自动拆解太长的burst
  • 可以排队处理多次读写请求
  • 支持字节为单位的非对齐传输
  • 支持store-and-forward模式。也就是MM2S的时候先把数据缓存下来，再分发出去
  • 支持indeterminate BTT mode。也就是说。。S2MM的时候你甚至不需要知道你要写多少数。

简单的使用方法

6570050bfdd238a64a755d8fa4195033.png

上图是一个读操作的。写的类似。接口只有4个。

  • 把你要搬数据的信息例如起始地址，数据长度等以axi-stream的形式捅到command端口。
  • AXI4 Master接到DDR上（实际是接到MIG上）。
  • AXI4 Stream Master就是读出来的数。
  • AXI-Stream status是状态。拿出来容易debug.

你应

最低0.47元/天 解锁文章
亦纯
关注
  • 2
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Xilinx AXI DataMover使用说明与测试
weixin_43956013的博客
10-02 1874
本文主要介绍Xilinx AXI DataMover的使用和测试方法。
usb接口程序设计_「正点原子FPGA连载」第十五章AXI4接口之DDR读写实验
weixin_39974557的博客
11-24 885
1)摘自【正点原子】领航者 ZYNQ 之嵌入式开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?&id=6061601087614)全套实验源码+手册+视频下载:http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html5)对正点原子FPGA感兴趣的同...
axi_datamover.pdf
05-22
xilinx IP资料：datamover内核资料，该资料基于axi总线，可以用于xilinx zynq 7000系列数据传输
Xilinx Vivado中的Axi Data Mover IP核的使用方法
最新发布
qq_40456669的博客
07-15 327
负责将AXI Full协议和AXI Stream协议进行转换可以看到在这个IP核的接口可以分为以下两组其中S2MM是将AXI Stream协议的信号转换为AXI Full协议的信号MM2S 是将AXI Full协议的信号转换为AXI Stream协议的信号。
AXI DataMover
yundanfengqing_nuc的专栏
12-07 4436
AXI DataMover IP核的使用 s_axis_s2mm_cmd_tvalid s_axis_s2mm_cmd_tready s_axis_s2mm_cmd_tdata 命令接口 s_axis_s2mm_tdata s_axis_s2mm_tkeep s_axis_s2mm_tlast s_axis_s2mm_tvalid s_axis_s2mm_tready 数据接口
axi_datamover_0
u011995183的博客
04-15 2204
对zynq器件来讲，存在多种方式用于PS和PL数据交互。常见有： 1.利用AXI总线直接传输数据，直接读写DDR。 2.利用DMA进行传输，读写DDR,由PS侧进行控制。 3.利用BRAM进行数据交互。 4.利用Data Mover进行数据传输，完全由PL控制。 datamover能直接让PL侧对挂在到PS的DDR进行读写，PS侧不进行过多参与，十分方便。 目标：写一段逻辑，输入为想要发送到dram的数据，输出为想从dram读出的数据。数据均伴随有效信号，同时还需告知这个module读写数据..
ZYNQ7035 PS读写PL端DDR3
代码匠的博客
06-29 2759
【代码】ZYNQ7035 PS读写PL端DDR3。
axi ps读写pl_使用axi_datamover完成ZYNQ片内PS与PL间的数据传输
weixin_39646970的博客
01-14 1105
分享下PS与PL之间数据传输比较另类的实现方式，实现目标是：1、传输时数据不能滞留在一端，无论是1个字节还是1K字节都能立即发送；2、PL端接口为FIFO接口；PS到PL的数据传输流程:PS到PL的数据传输相对简单，使用vivado自带的axi_datamover即可完成，详细如下：A、向PL端查询剩余数据存储长度(以byte为单位)；B、通过写寄存器设置PL端DMA数据传输开始地址；C、通过写寄...
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
zynq pl读写ddr 实现vga高清显示(2)
11-29
标题 "ZynQ PL 读写DDR 实现VGA高清显示(2)" 指向的是在Xilinx ZynQ FPGA平台中，通过处理器系统（PS）与可编程逻辑（PL）之间的交互来实现对DDR内存的读写操作，并通过VGA接口驱动显示器以达到高清显示的目的。...
zynq使用DATAMOVER实现DDR到PL数据搬运
02-28
DATAMOVER是AXI DMA的一个子模块，它负责在不经过CPU干预的情况下，直接在DDR内存和PL之间传输数据。这不仅减轻了CPU负担，还提高了数据传输速率和系统效率。使用DATAMOVER时，开发者需要编写相应的驱动程序来配置和...
ZYNQ 之PS 和PL 互联技术之AXI
weiweiliulu的专栏
06-29 1649
1. ZYNQ 概述 2. AXI 概述 AXI (Advanced eXtensible Interface)是xilinx 从6系列fpga开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。主设备和从设备之间通过握手信号建立连接。当从设备准备好接收数据时，会发出ready信号。当主设备的数据准备好时，会发出和维持VALID信号，表示数据有效。数据只有在valid 和ready信号都有效的时候才开始传输。 在zynq中，支持AXI-LITE，AXI4 和AXI S...
Vivado AXI Datamover IP核
yundanfengqing_nuc的专栏
11-04 3199
AXI Datamover 核包含两个子模块：MM2S和S2MM。
zynq PS端向PL端的DDR3读写数据
热门推荐
yanxiaopan的博客
06-08 1万+
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include &l...
AXI DataMover ip 核 （一）
weiweiliulu的专栏
07-26 4443
                                          &nbsp...
PS-PL交互DDR_硬件设计
qq_17743307的博客
04-07 236
有很多细节，慢慢更新。
ps读写ddr3里面的数据 zynq_76.ZYNQ-用PS控制DDR3内存读写(示例代码)
weixin_39978257的博客
12-22 560
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是兼容zedboardPC 开发环境版本：Vivado 2015.4 Xilinx SDK 2015.4生成...
zedboard第十二课（DataMover）
Huskar_Liu的博客
04-24 2164
生成AXI外设IP时，可以选择AXIS，就是STREAM接口了。 STREAM接口，类似于FIFO。 AXIS_MASTER，负责控制内部STREAMBUFFER的ReadPointer（RP）和WritePointer（WP），所以，AXIS上，不需要使用地址。 对于AXIS_Slave，利用ready来相应，也就是告知master，当前数据已经被取走。 对于AXIS_Master，利用vali...
自己写的一个zynq系列dma 将stream 数据从pl读取写入ps的ddr
weixin_38888158的博客
08-25 1600
`timescale 1ns / 1ps module all ( input [31:0] indata_data, input indata_enable, input aclk, input aresetn, //write address channal output reg [31:0] outdata_a...
写一个数据cache，对外接口是module d_cache ( input wire clk, rst, //mips core input cpu_data_req , input cpu_data_wr , input [1 :0] cpu_data_size , input [31:0] cpu_data_addr , input [31:0] cpu_data_wdata , output [31:0] cpu_data_rdata , output cpu_data_addr_ok , output cpu_data_data_ok , //axi interface output cache_data_req , output cache_data_wr , output [1 :0] cache_data_size , output [31:0] cache_data_addr , output [31:0] cache_data_wdata , input [31:0] cache_data_rdata , input cache_data_addr_ok , input cache_data_data_ok );
06-12
以下是一个简单的数据Cache的模块定义，对外接口为 module d_cache，包括从CPU接口的输入和输出，以及与AXI接口的输出和输入： ``` module d_cache ( input wire clk, rst, // MIPS core interface input cpu_...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值