计算机存储系统PPT,第6章微型计算机存储系统ppt课件.ppt

《第6章微型计算机存储系统ppt课件.ppt》由会员分享，提供在线免费全文阅读可下载，此文档格式为ppt，更多相关《第6章微型计算机存储系统ppt课件.ppt》文档请在天天文库搜索。

1、第六章 微型计算机存储系统6.1 微机存储系统概述6.2 存储器扩展与CPU的连接6.3 微机的存储器 6.1 微机存储系统概述微机存储系统的分类：6.1存储系统的层次 ：容量速度价格材料6.1缓存—主存—辅存的层次关系： 6.1一、半导体存储器结构与技术指标 存储芯片的基本结构： 6.1存储器与CPU的连接： 6.1存储单元的寻址： 大端方式、小端方式 最高有效位字节 最低有效位字节012…N(b)大端方式最高有效位字节 最低有效位字节N…210小端方式X86系列的PC机采用小端方式 字地址是低地址字节的地址 6.1主存的技术指标：存储容量、存储速度和存储器带宽… 存储容量是指主存存放二进制代码的总位数(bits)，一般用字节数(Bytes)表示，还有KB、MB、GB等单位； 存储速度由存取时间和存取周期表示： 存取时间是指启动一次存储器读或写到完成所需的时间 存取周期则是指存储器连续进。

2、行两次独立存储器操作所需最小的时间间隔，存取周期大于存取时间 。存储器带宽是单位时间内存储器存取的信息量 ， 如320M位/秒 6.1二、半导体存储器的类型 1. 静态随机存取存储器(SRAM) 2. 动态随机存取存储器(DRAM) 3. 只读存储器(MROM) 4. 可编程的只读存储器(PROM) 5. 可擦除的PROM(EPROM) 6. 电可擦除的PROM(EEPROM) 7. 闪存(FLASH) 6.2 存储器扩展与CPU的连接一、存储器扩展设计 6.2位扩展6.2字扩展6.2位、字扩展： 6.2二、存储器与CPU连接 合理选择芯片： 位、字扩展 芯片类型 数据线的连接： 地址线的连接： 控制线的连接： 位扩展 字扩展 地址译码 片选读/写控制访问CPU的信号资源： 6.2例6-1 设CPU共有16根地址线，8根数据线，并用作访存控制信号，用现有下列存储芯片：RAM：1K×8位、2。

3、K×4位、4K×8位ROM：2K×8位、4K×8位，以及74138译码器和各种门电路(自定)，画出CPU与存储器连接图。要求：(1)最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。(2)合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。(3)详细画出存储芯片的片选逻辑。作读写控制信号，6.2允许输出允许写6.2地址空间分析： ROM的4K空间对应的地址：A15 … A11 … A7 … … A01111 1111 1111 1111 ……1111 0000 0000 0000RAM的2K空间对应的地址：A15 … A11 … A7 … … A01110 1111 1111 1111 ……1110 1000 0000 00006.2选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片ROM芯片1地址： 1111 1111 1111 1111 …… 11。

4、11 1000 0000 0000ROM芯片2地址： 1111 0111 1111 1111 …… 1111 0000 0000 0000RAM芯片1、2地址：(位扩展) 1110 1111 1111 1111 …… 1110 1000 0000 00006.2CPU与存储器连接图： 6.2例6-2 设CPU共有16条地址线，8条数据线，并用 作为访存控制信号， 作为读/写命令信号。 现有这些存储芯片：ROM(2KX8位，4KX4位，8KX8位)，RAM(1KX4位，2KX8位，4KX8位)以及74LS138译码器和其他门电路(自选)。 (1)最小4K地址为系统程序区，4096~16383地址范围为用户程序区。 (2)指出选用的存储器芯片类型和数量。 (3)详细画出片选逻辑和CPU与存储器系统连接图。6.2分析： 系统程序区在最小4K地址，可用ROM存放，选择字扩展和位扩展都是2个芯片，这。

5、里我们用位扩展方式，选择2片4KX4的ROM芯片。 其地址空间为： A15 … A11 … A7 … … A00000 0000 0000 0000 ……0000 1111 1111 11116.2用户程序区用RAM，地址范围为4096~16383，即紧邻ROM地址的12K地址空间，选择3片4KX8的RAM，每片地址范围如下：A15 … A11 … A7 … … A00001 0000 0000 0000 ……0001 1111 1111 11110010 0000 0000 0000 ……0010 1111 1111 11110011 0000 0000 0000 ……0011 1111 1111 11116.2综合分析ROM 和RAM的每组芯片空间：其片内空间都是4K，用低12位地址A11-A0作为片内寻址；每个芯片的A14-A12分别为：000、001、010、011，采用138译码。

6、器译码的输入，译码输出的Y0#、Y1#、Y2#、Y3#作为4组芯片的片选信号，A15和 MREQ#作为138译码器的使能控制信号，连接相应的 R/W#到芯片 。 6.2CPU与存储器连接图: 6.3 微机的存储器8086/8088的内存采用20位地址寻址，寻址空间可达1MB。 后来推出的80286、386、486和Pentium系列机的内存逐渐扩大，从16MB到4GB和64GB，为了保持向上兼容，内存配置和结构形成了一定的规则。 6.380486的内存配置： 内存区域地址范围配置功能主存储区(640KB)000000~07FFFF系统板的512KB基本存储区080000~09FFFF系统板的128KB I/O通道存储区保留内存区(384KB)0A0000~0BFFFF128KB的显存0C0000~0DFFFF128KB I/O扩展ROM0E0000~0EFFFF系统板保留的64KB0F00。

7、00~0FFFFF64KB系统板ROM扩展(扩充)内存区XMS(EMS)100000~10FFFF64KB高位内存区HMA110000~F5FFFF14.32MB I/O通道扩充区F60000~FDFFFF512KB I/O通道扩充区FE0000~FEFFFF系统板保留的64KBFF0000~FFFFF64KB系统板ROM01000000~FFFFFFFF6.3 8086的20条地址线访问范围为1MB空间，是用户编程常访问的区域，DOS编程管理局限在640KB内存空间；对于1MB以上的存储器是扩展内存区域，用符合扩展内存管理规范的程序使用这些区域，Windows突破DOS的主存局限，实施对用户透明的内存管理，采用虚拟内存策略，用户编程和程序运行不受物理内存的限制。 对于16位数据总线的CPU，要求能够对任何16位和8位存储单元访问。 6.38086系统16位存储器的存储分体连接 ：6.3A。

8、0BHE#传送的字节002个字节01偶地址的1个字节10奇地址的1个字节11不访问A0和BHE#的不同组合对存储体的选择 6.3例6-3 设CPU共有20条地址线，16条数据线，并用作为访存控制信号，作为读/写命令信号。现有存储芯片：ROM(64KX8位，32KX8位，32KX16位)，RAM(64KX8位，32KX8位，32KX16位)以及74LS138译码器和其他门电路(自选)。请回答：(1)CPU按字节和字访问存储器的地址范围各是多少？ (2)CPU按字节访问时，分偶体和奇体，且最大64KB为系统程序区，与其相邻的64KB为用户程序区。请写出每个存储芯片的二进制地址。(3)详细画出片选逻辑和CPU与上述地址范围存储器系统的连接图。CPU通过A0和控制按字节或字访存。6.3解答：(1)20位地址线，按字节寻址的地址范围是0~1MB，按字访问的范围是0~512KB。(2)为满足按字和按字。

9、节两种访问方式，选用8位的芯片，又有区分偶体和奇体的需要。所以选择2片32KX8位的芯片分别构成系统程序区和用户程序区。它们对应的地址如下：A19 … A15 … A11 … A7… … A01111 1111 1111 1111 1111 ；64KX8位的ROM区 ……1111 0000 0000 0000 0000 ；2片32KX8位分别提供偶体 ；和奇体A19 … A15 … A11 … A7… … A01110 1111 1111 1111 1111 ；64KX8位的RAM区 ……1110 0000 0000 0000 0000 ；2片32KX8位分别提供偶体 ；和奇体6.3(3)片选逻辑是设计的重点和难点。 每个存储体的访问选择靠A16、 作为138译码器的输入，组合输出信号形成各个芯片的片选逻辑。 和A0，A16区分ROM、RAM; BHE#和A0的组合控制偶体、奇体 的访问; 详见教材P120的表6-3 6.3CPU与存储器芯片的连接图 习 题 六1. 某微机的寻址范围为64KB，接有8片8KB的存储芯片，存储芯片的片选信号为CS(低电平有效)，试回答下列问题。(1)画出选片译码逻辑电路(可选用74LS138译码器)。(2)写出每片RAM的地址范围。(3)如果运行时发现不论往哪片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。(4)若出现译码中的地址A13与CPU断线，并搭接到低电平上的故障，问后果如何？2. 试说明16位机、32位机的分体存储体的字节、半字和字的访问规律。3. 8086CPU执行的一个4字节指令MOV [2001H]，AX存放在2000H：0300H处，试问该指令从取指到执行完毕最少需要多少时间？假设CPU时钟频率为10MHz。。